用FPGA控制AD采集，AD的时钟信号由FPGA的IO口产生。在接入AD时钟端前，FPGA
2013-02-01 20:00
本帖最后由 elecfans跑堂 于 2015-9-11 09:31 编辑 使一个 IO 口，输出周期为 2ms(500HZ)，占空比为 70%的固定频率的 PWM 波，
2015-09-11 09:28
在FPGA电路设计的时候，常常会看见IO口，串联一个电阻，然后接入FPGA内部，这个电阻的作用是什么？如果IO
2018-10-10 17:30
FPGA的IO口输出20M频率方波信号，上升沿和下降沿有毛刺怎么办？串联磁珠或者匹配电阻有效吗？同事想的办法是在后面加个高频的运放组成的射极跟随器。我认为毛刺会
2019-01-21 06:35
为什么我fpga的io口输出速率只能做到8mhz呢？
2023-05-16 14:36
单片机输出的波形按理是0或1高低电平变化的，不会有中间任何电平出现的。但我最近发现一个产品，用显示器观看一个IO口对单片机地输出
2018-02-26 18:15
电流为什么流入IO口 ，IO口还能输出出来高电平。这里的输出是什么意思，
2019-09-20 22:57
请问一下，我们操作io口输出pwm波形，如何回读一下pwm的输出是否正确？
2024-01-31 07:02
52单片机IO口输出点亮你的LED[入门\详解]特殊功能寄存器SFR声明头文件代码参考欢迎你的到来！这里是我的单片机学习笔记，希望我的笔记可以在你学习的道路上对你有所帮助！特殊功能寄存器SFR声明
2021-07-14 06:15
会有比较详细的结构图，因为是新人对于找资料解决问题，还是比较弱，往往无从下手）2. 想对FPGA的IO，设计成可配置的形式，可以当普通IO口使用，有输入
2015-10-31 20:13
