• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • fpga编程与单片机编程的区别

    FPGA编程与单片机编程的主要区别体现在以下几个方面。

    2024-03-14 17:16

  • 如何使用OpenCL轻松实现FPGA应用编程

    实现这一编程思想的转变,是因为 FPGA 借助 OpenCL 实现了编程,程序员只需要通过 C/C++ 添加适当的 pragma 就能实现 FPGA

    2020-07-16 17:58

  • FPGA编程语言的入门教程

    FPGA(现场可编程逻辑门阵列)的编程涉及特定的硬件描述语言(HDL),其中Verilog和VHDL是最常用的两种。以下是一个FPGA

    2024-10-25 09:21

  • FPGA设计编程技巧与编程经验分享

    在数字系统设计中, FPGA 设计已成为数字系统设计领域中的重要方式之一, 在电子、通信等领域得到了广泛应用。本文以V er ilog HDL 为例, 讨论了在进行FPGA 设计中编写代码的技巧。

    2019-08-13 15:51

  • 如何使用脚本对Xilinx FPGA编程

    最近在做一个GUI的项目,想试着用FPGA实现一个简单的GUI。硬件基本模块和整个硬件系统已经完成设计,但是软件程序上还处在调试阶段,由于程序比较大,FPGA内部的BRAM已经完全不够用了,只能将运行的程序放到DDR DRAM中

    2017-02-11 11:41

  • Xilinx FPGA编程技巧常用时序约束介绍

    Xilinx FPGA编程技巧常用时序约束介绍,具体的跟随小编一起来了解一下。

    2018-07-14 07:18

  • 基于verilog的FPGA编程经验总结

    用了半个多月的ISE,几乎全是自学起来的,碰到了很多很多让人DT好久的小问题,百度也百不到,后来还是都解决了,为了尽量方便以后的刚学ISE的童鞋不再因为一些小问题而纠结,把这几天的经验总结了一下。好了,废话不多说,上料!

    2017-02-11 11:22

  • 关于testbench在FPGA编程中的技巧

    定义信号类型:原来模块中的输入信号,定义成reg 类型,原来模块中的输出信号,定义为wire类型,但这里有个问题,如果在testbench中本身有一个模块需要,如用来产生时钟,送给要仿真的模块,那怎么定义信号类型呢?

    2019-07-31 17:52

  • 一文详解FPGA编程技巧输入输出偏移约束

    偏移约束(Offset Constraint)用来定义一个外部时钟引脚(Pad)和数据输入输出引脚之间的时序关系,这种时序关系也被称为器件上的Pad-to-Setup或Clock-to-Out路径这些约束对与外部元器件相连的接口十分重要。

    2018-07-14 07:14

  • fpga通用语言是什么

    FPGA(现场可编程门阵列)的通用语言主要是指用于描述FPGA内部逻辑结构和行为的硬件描述语言。目前,Verilog HDL和VHDL是两种最为广泛使用的FPGA

    2024-03-15 14:36