• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • 【高云半导体Combat开发套件试用体验】FPGA基本语法及Combat使用小技巧

    本文来源电子发烧友社区,作者:james, 帖子地址: https://bbs.elecfans.com/jishu_2288839_1_1.html FPGA 常用的基本类型 wire 、 reg

    2022-11-10 15:02

  • 全网最全总结FPGA的Veilog HDL语法、框架

    的Veilog HDL基础语法总结,看完这些,FPGA的基本语法应该就没啥问题了! 一、基础知识1、逻辑值逻辑0:表示低电平,也就对应我们电路GND; 逻辑1:表示高电平,也就是对应我们电路的VCC; 逻辑X:表示未

    2021-06-30 15:31

  • FPGA调试中常用的TCL语法简介

    使用Jtag Master调试FPGA程序时用到tcl语言,通过编写tcl脚本,可以实现对FPGA的读写,为调试FPGA程序带来极大的便利,下面对FPGA调试过程中常用

    2022-02-19 19:44

  • FPGA入门笔记_FPGA开发流程及VHDL基本语法

    可编程器件门电路数有限的缺点。本文主要介绍的是FPGA开发流程及VHDL基本语法,具体的跟随小编来了解一下。

    2018-05-17 10:44

  • 深入理解FPGA Verilog HDL语法(一)

    今天给大侠带来的是一周掌握FPGA Verilog HDL 语法,今天开启第一天,下面咱们废话就不多说了,一起来看看吧。

    2022-07-18 09:47

  • 深入理解FPGA Verilog HDL语法(二)

    今天给大侠带来的是一周掌握FPGA Verilog HDL 语法,今天开启第二天。上一篇提到了整数型以及参数型,此篇我们继续来看变量以及后续其他内容,结合实例理解理论语法,会让你理解运用的更加透彻。下面咱们废话就不多

    2022-07-18 09:52

  • verilog可综合的语法子集

    可综合的语法是指硬件能够实现的一些语法,这些语法能够被EDA工具支持,能够通过编译最终生成用于烧录到FPGA器件中的配置数据流。

    2023-07-23 12:25

  • Java基本语法

    Java基本语法

    2023-01-12 15:23

  • FPGA上的引脚和区域约束语法介绍

    引脚和区域约束也就是LOC约束(location)。定义了模块端口和FPGA上的引脚的对应关系。 那么我们应该怎么写呢?

    2018-07-14 02:49

  • 学习GNU汇编语法

    学习Cortex-A7的GUN汇编语法

    2023-04-30 08:42