100M采样频率的ADC出来的数据怎么给主频50M的FPGA呢？通过倍频FIFO缓冲吗？之后呢
2014-08-12 10:54
您好请教一下 10MHz的参考时钟clkref进入 要使一个板子上的FPGA(Xilinx zynq 7020)和ADC(AD9211)同步，FPGA工作和
2018-08-02 09:02
我们建议的设置如下：希望ADC工作在200 MHz，采样速率为200 MSPS。最初，为了避免FPGA内部操作和ADC数据之间的同步问题，我们计划从
2020-08-25 09:23
SAR ADC的工作频率范围是多少，AD10D1500这类的ADC属于Flash ADC吗？Flash
2025-02-08 07:39
如题，使用FPGA搭建的电路，其工作频率如何设置。是受制于晶振吗？
2024-05-12 21:15
例程里总可以看到这句SetSysClock( CLK_SOURCE_PLL_60MHz ); 这个是从PLL获得60MHz作为系统频率吧。系统频率就是RV的主频么？我看官网介绍CH573的
2022-07-28 07:31
数字系统的设计人员擅长在其印制电路板上用FPGA和CPLD将各种处理器、存储器和标准的功能元件粘合在一起来实现数字设计。除了这些数字功能之外，FPGA和CPLD还可以使用LVDS输入、简单的电阻电容(RC)电路和一些FPGA
2019-09-19 06:18
在非实时连续采集处理的系统中，比如数字示波器。 系统在数据采集时，会通过ADC采集一会数据，然后在通过fpga或者其他处理器处理一会（如显示）。在处理的这时间段内，高速ADC的
2025-01-14 07:05
STM32的ADC采样频率主要和什么参数有关系
2023-10-09 06:52
如何通过添加一个简单的RC电路至FPGA或CPLD 的LVDS输入来实现模数转换器？请问怎么实现低频率（DC至1K Hz）和高频率（高达50K Hz）ADC？
2021-04-15 06:29
