• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
  • 全部板块
    • 全部板块
大家还在搜
  • 什么时ESD作用机理,看完你就明白了

    各位工程师对于CAN与RS-485总线并不陌生并且能快速搭建隔离电路,但可能仍会遇到通讯异常或损坏的情况,这是什么原因导致?这可能是由于隔离后接地错误导致,本文先为大家介绍隔离后接地的ESD作用机理

    2021-03-22 18:00

  • PCBESD的设计原则

    。那么,PCB设计、生产过程中,应该如何抗ESD呢?金 百泽给大家简单介绍:首先在电路设计,应当减少环路面积。因为环路具有变化的磁通量,电流的幅度与环的面积成正比,

    2017-02-22 17:45

  • TVSESD防护中的作用

    TVSESD防护中的作用ESD的危害我们都知道,轻则破坏电子产品,重的话会直接损坏甚至毁灭性的。美国的电子工业

    2014-03-31 10:09

  • PCB板设计中抗ESD的方法分析

    外的连接器(容易直接被ESD击中)下方的所有PCB,要放置宽的机箱地或者多边形填充地,并每隔大约13mm的距离用过孔将它们连接在一起。  *卡的边缘

    2018-09-11 16:05

  • 电容器的常见失效模式和失效机理

    失效会使电容不能满足使用要求,并逐渐向致命失效过渡;电容器工作应力与环境应力综合作用下,工作一段时间后,会分别或同时产生某些失效模式。同一失效模式有多种失效机理,同一失效机理

    2011-11-18 13:16

  • I/O电路中ESD保护结构的设计要求

    ESD(静电放电)是CMOS电路中最为严重的失效机理之一,严重的会造成电路自我烧毁。论述了CMOS集成电路ESD保护的必要性,研究了CMOS电路中

    2021-04-02 06:35

  • 设计PCB时防范ESD的方法

    可能,将电源线从卡的中央引入,并远离容易直接遭受ESD影响的区域。  6、引向机箱外的连接器(容易直接被ESD击中)下方的所有PCB

    2012-12-19 17:02

  • 【转】抗ESDpcb布线设计和布局

    确保尽可能的紧凑,对易受ESD影响的电路或敏感元器件,应该放在靠近PCB板中心的区域,做到相互不影响,这样其它的电路可以为它们提供一定的屏蔽作用能被

    2016-10-02 12:47

  • PCB设计防范ESD的方法

    影响的区域。  6、 引向机箱外的连接器(容易直接被ESD击中)下方的所有PCB,要放置宽的机箱地或者多边形填充地,并每隔大约13mm的距离用过孔将它们连接在一起

    2018-11-22 16:09

  • 优化ESD防护的PCB设计准则

    优化ESD防护的PCB设计准则 PCB布线是ESD防护的一个关键要素,合理的PCB设计可以减少故障检查

    2009-12-02 09:11