:809 - output pad net 'DATABUS' has an i
2018-09-29 14:44
'fpga_0_ddr2_clk_0_OBUF' has an illegal bufferERROR:NgdBuild:467 - output
2018-10-12 14:33
提前声明一下：Protel 99SE存在bug，接下来详细解释： 大家在使用Protel 99SE导入网表（Load Nets）时，是不是经常出现Error： Net already exist
2019-11-19 17:01
使用Hyperlynx打开AD转换完的hyp文件，报错：Illegal pad specified in line 436，每个PCB文件都有错误，只是最后的数字不同，请问是怎么回事。
2018-02-22 09:30
出现新的问题NgdBuild:924 - input pad net 'clk' is driving non-buffer primitives:应该怎么解决？
2018-01-22 21:47
- input pad net 'clk' is driving non-buffer primitives:应该怎么彻底解决？
2019-05-17 06:35
在Altium Designer中对原理图进行编译时，有时会有告警信息：Net has no driving source。下面就如何消除这个类型的告警信息进行说明。方法一：将对应元件的管脚类型修改
2019-09-17 14:42
know and nor can i find a solution here on the forum. The error i get is: WARNING:NgdBuild:478
2019-05-13 13:44
verilog module:ERROR:NgdBuild:256 - No base name given in netlist specification "/Output
2018-10-15 11:41
WARNING:NgdBuild:1445 - No net associated withfpga_0_Ethernet_MAC_PHY_rx_clk_pin from OFFSET constraint
2018-10-08 11:11
