例如ADC芯片的采样率为100MSPS，位宽16位，那么吞吐量是多少？ 用差分LVDS和FPGA相连，FPGA的时钟速率多少能够满足要求/？
2024-12-18 08:49
现在想用stm32 HAL访问一个PCIE_SW芯片，但是该芯片的偏移地址位宽为32位，HAL的i2c协议栈的偏移地址
2024-04-22 06:41
现在想用stm32 HAL访问一个PCIE_SW芯片，但是该芯片的偏移地址位宽为32位，HAL的i2c协议栈的偏移地址
2023-10-23 06:56
LPDDR5 DRAM芯片有什么性能？LPDDR5 DRAM芯片有哪些新功能？
2021-06-26 07:37
DRAM 连接32位SDRAM时，最大支持64Mx32bit？
2023-05-26 07:27
定义一个reg型变量a，a的最大值为2000，则a的最小位宽需定义为多少
2023-08-16 10:34
AD采集为14位，但是在FIR IP核中将输入位宽设置为14位，IP核数据输入端依然为16位。在之后的仿真阶段会报
2016-09-07 10:32
不满足时序约束。换做8bits*12bits后就不会再有报错。 请问，时序约束会对乘法器的位宽影响这么大吗？（芯片是virtex2p）求高手支招
2013-09-11 12:11
请问各位大神，verilog hdl里位宽的定义究竟是什么意思？本人纯新手，之前只模糊的知道位宽似乎是指一次通过的数据长
2018-02-03 11:32
使用变量[起始地址 +: 数据位宽]，变量[结束地址 -: 数据位宽] 的语法截取变量部分的位
2023-09-01 18:04
