介绍一种基于FPGA的 Down Scaler视频系统设计。
2017-04-11 16:41
Multi-Scaler是一个用于图像缩放的视频处理IP核，支持最多8路输出，使用Memory接口，从源缓冲区读取图像，在H和V域进行缩放后写入到目的缓冲区，源端的缓地址和目的端缓存地址可以动态的更改，输出完成之后会产生一个中断信号。 IP的配置界面如图。
2023-05-19 14:08
本篇文章介绍了在 ZCU106 上创建 Video Multi-Scaler IP 的 AMD Vivado™ Design Tool 和 Petalinux 工程；在 ZCU106 上 Run 生成的 Image，并测试生成的图像文件，以及常见问题的 Debug。
2024-09-18 10:03
某运营商Provider界面有服务器nova-compute down告警，如下图所示。
2023-09-20 11:02
在以上四种函数中，驱动程序使用的最频繁的就是down_interruptible函数，以下将对该函数进行分析。
2022-05-11 15:41
设置好 2022.2 Petalinux 环境。使用 2022.2 ZCU06 BSP，创建 Petalinux 工程:
2024-09-18 10:05
最近一个客户使用Vivado里面的ScalerIP做设计，碰到了一个奇怪的问题。过程是这样的，为了尽快熟悉scalerIP的用法，他在vivado里面搭建了一个最基本的仿真环境，scalerIP被配置成1:1的放大模式，固定分辨率，固定参数，输入输出都是axistream接口。
2017-03-27 10:08
如图所示，当一条net从一个power down domain到always on domain，就需要插入Isolation Cell；
2023-12-01 15:11
故障现象某资源池在巡检过程中检查服务状态，其中云盘后端的服务状态为down，如下图所示，影响虚拟机云盘的生命周期管理操作。
2023-09-20 11:06
本文对HDTV芯片,从编码和综合两个方向入手,提出了解决方案。通过使用Synopsys公司的综合器Design Compiler,采用Top-down的方法对设计进行综合。结果表明综合方案较好的满足了综合目标,效果
2011-08-28 17:31
