最近在使用dds芯片时遇到一个问题，理论上dds输出信号的最小分辨率是fs/2N，即时钟频率/相位累加器大小，通过改变控制字M的大小就可以得到想要的
2018-08-03 07:56
大家谁用过DDS(AD9850模块，买的现成的)，测试程序是1K的，这没错，可是改成别的频率，它就不对了，求大神一个调好的程序，谢谢
2013-08-09 12:31
出错了。初始化中我利用SPI设置F[3:0]=0010。然后在子程序中编写了对32端口的频率字的赋值，写了10M、50M和100M三种。但是输出不正常，请教如何设置才能让CPLD正确控制DDS更改
2018-12-14 13:55
直接数字频率合成（DDS）在过去十年受到了频率合成器设计工程师极大的欢迎，它被认为是一种具有低相位噪声和优良杂散性能的灵活的频率源，基于
2019-07-08 07:26
直接数据频率合成器（DDS）因能产生频率捷变且残留相位噪声性能卓越而著称。另外，多数用户都很清楚DDS输出频谱中存在的杂
2023-12-15 07:38
FPGA dds的全套设计资料分享给51hei的朋友们，有需要可以下载学习。 下面是DDS频率合成器视频教程内容截图（代码讲解）： 部分源程序如下: `timescale 1ns / 1ps
2018-07-03 06:06
使用FPGA控制AD9142A，DAC采用DDS输出正弦波，所有频率，从1Hz到1MHz，都有这种现象，在示波器上采集有分段现象，每四段就有一个阶跃，像台阶一样，且总是和大体方向相反，在正弦波的值
2025-03-06 15:36
本文将介绍DDS和PLL的工作原理，并结合一电台（工作频率2 MHz～500 MHz）的设计，给出DDS做参考的PLL频率合成器的设计方案。
2021-04-20 06:42
输入频率是由相位增量控制字K决定，但是这个K在那个DDS Compiler v4.0中的6步向导中没有找到可以填写的地方，请问这个输出频率怎么确定呢，非常感谢。
2013-08-02 09:34
还要求有更宽的频带和更高的频率分辨率。直接数字频率合成（DDS）正是在这种需求背景下发展起来的，它具有极微小的频率调谐和相位分辨能力。融合了模拟和数字技术的
2019-06-21 08:03
