嗨这是来自海得拉巴的kishore。我们正在设计一个系统，我们使用的是XC6VSX475T ff1156 -1 FPGA。我们在这个FPGA中使用的是microblaze软核处理器。我们的要求是将
2019-02-18 09:01
FPGA如何对引脚进行分块？是由VCC的电压不同进行自行设计分块？还是每个块的引脚都是固定的？在进行DDR3与FPGA的硬件连接时，由FPGA的芯片手册得采用SSTL_
2021-11-29 16:10
嗨， 我使用的是XC6SLX45设备，其中我接口DDR SDRAM。在上面的FPGA器件中包含4个Bank。其中每个bank包含3或4个VREF引脚。通常在DDR SD
2019-05-31 09:57
嗨，我订购了Xilinx的Virtex-6 FPGA连接功能套件。我能否知道其中512 MB DDR3 SODIMM的部件号。谢谢
2019-08-26 14:00
DDR3的理论带宽怎么计算？用xilinx的控制器输入时钟200M。fpga与DDR的接口如下：
2016-02-17 18:17
你好现在我们需要降低功耗。我想用ddr3l（vdd = 1.35v）来代替ddr3（vdd = 1.5v）。我想知道mig是否支持这个功能。谢谢。Michael
2019-08-06 08:22
我是一名labview FPGA程序员，使用的是NI 7975 fpga模块，它具有kintex 7 fpga。该模块具有外部DDR3 DRAM 0f 2GB以及kin
2020-05-20 14:42
嗨，任何1可以帮我写一个代码，用于连接DDR3 SDRAM内存和Virtex6 fpga。实际上我有一个小疑问，通过MIG我可以为此生成代码。如果不是如何继续这个我对这个PLZ帮助我。谢谢以上
2019-02-15 06:36
怎么用FPGA检测内存条DDR4坏的单元数呢？1.我可以用一个仅支持DDR3的memory controllor的FPGA和作为一个平台吗？（有人说只需设置下
2016-09-28 14:35
你好我最近购买了带有DDR SDRAM的FPGA Mimas V2 Spartan 6 FPGA开发板。我正在使用xilinx ise 14.7，verilog代码，当
2019-08-08 09:44
