• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • 开拓者FPGA

    开拓者FPGA DEVB_121X160MM 6~24V

    2023-03-28 13:06

  • 新起点FPGA

    新起点FPGA DEVB_90X128MM 6~24V

    2023-03-28 13:06

  • 基于Cyclone III FPGADDR2接口设计分析

    Cyclone III系列型号为EP3C16F484C6N的FPGA作为控制器,以Micron公司生产的型号为MT47H16M16BG-5E(16M×16bit)的DDR2 SDRAM为存储器。用一个IP核完成

    2011-05-03 11:31

  • FPGA开源教程连载】DDR2+千兆以太网

    DDR2电路设计在高速大数据的应用中,高速大容量缓存是必不可少的硬件。当前在FPGA系统中使用较为广泛的高速大容量存储器有经典速度较低的单数据速率的SDRAM存储器,以及速度较高的双速率DDR

    2016-12-30 20:05

  • 基于FPGADDR2&DDR3硬件设计参考手册

    本手册以 DDR3 器件为例讲解硬件设计方法,包括 FPGA I/O 分配、原理图设计、电源网络设计、PCB 走线、参考平面设计、仿真等,旨在协助用户快速完成信号完整性好、低功耗、低噪声的高速存储

    2022-09-29 06:15

  • 基于SPARTAN6DDR2的IP核的研究(转)

    Xilinx公司发布的SP6,V6系列的FPGA中的DDR2的IP核是一大改变。它由原来的软核变为了硬核,此举让开发DDR

    2015-03-16 20:21

  • iMX6开发板的DDR参数设置

    。测试最重要的目的是让客户验证DDR3在他们的自己的板子上运行稳定。Calibration 在i.MX6处理器上,DDR3需要4个校准过程,这些校准过程微调MMDC PHY等待寄存器校正会在

    2019-05-29 07:49

  • 【工程源码】基于FPGAddr3的资料

    发一些ddr3的资料,方便自己,方便他人。有兴趣的朋友可以看一下。

    2020-02-21 15:31

  • FPGA DEMO】Lab2:DDR3读写实验

    `本开发板板载了一片高速 DDR3 SDRAM, 型号:MT41J128M16JT-093, 容量:256MByte(128M*16bit),16bit 总线。开发板上 FPGADDR

    2021-07-30 11:23

  • ALTERA CYCLONE III FPGA ep3c40 DDR2管脚分配编译错误与解决办法

    BANK4 BANK5 挂了2片DDR2 芯片,分配好管脚编译后QUARTUS FITTING报错:Error (169223): Can't place VREF pin V9

    2014-11-20 15:55