嗨这是来自海得拉巴的kishore。我们正在设计一个系统，我们使用的是XC6VSX475T ff1156 -1 FPGA。我们在这个FPGA中使用的是microblaze软核处理器。我们的要求是将
2019-02-18 09:01
在DDR5内存刚成为主流不久，如今三星又已经率先开始了下一代DDR6内存的早期开发，并预计在2024年之前完成设计。据悉，在近日召开的研讨会上，三星负责测试和系统封装（TSP）的副总裁透露，随着未来
2022-10-26 16:37
FPGA如何对引脚进行分块？是由VCC的电压不同进行自行设计分块？还是每个块的引脚都是固定的？在进行DDR3与FPGA的硬件连接时，由FPGA的芯片手册得采用SSTL_
2021-11-29 16:10
嗨， 我使用的是XC6SLX45设备，其中我接口DDR SDRAM。在上面的FPGA器件中包含4个Bank。其中每个bank包含3或4个VREF引脚。通常在DDR SD
2019-05-31 09:57
嗨，任何1可以帮我写一个代码，用于连接DDR3 SDRAM内存和Virtex6 fpga。实际上我有一个小疑问，通过MIG我可以为此生成代码。如果不是如何继续这个我对这个PLZ帮助我。谢谢以上
2019-02-15 06:36
mode是指由Column和Row I/O混合。从表1中可以看出，Cyclone III只有6系列的FPGA在Top和Bottom BANK才支持200MHz频率的DDR2。为了满足设计要求，我们将4片
2019-05-31 05:00
Cyclone III系列型号为EP3C16F484C6N的FPGA作为控制器，以Micron公司生产的型号为MT47H16M16BG-5E(16M×16bit)的DDR2 SDRAM为存储器。用一个IP核完成
2011-05-03 11:31
DDR2电路设计在高速大数据的应用中，高速大容量缓存是必不可少的硬件。当前在FPGA系统中使用较为广泛的高速大容量存储器有经典速度较低的单数据速率的SDRAM存储器，以及速度较高的双速率DDR
2016-12-30 20:05
DDR3的理论带宽怎么计算？用xilinx的控制器输入时钟200M。fpga与DDR的接口如下：
2016-02-17 18:17
嗨，我订购了Xilinx的Virtex-6 FPGA连接功能套件。我能否知道其中512 MB DDR3 SODIMM的部件号。谢谢
2019-08-26 14:00
