有些方案的DDR布线要求是不要走蛇形线，请问下这是为什么要这样要求？ 走蛇形线
2022-11-29 11:52
一张表总结常规DDR3的走线设计
2021-03-03 08:00
[size=14.3999996185303px]我有个ARM的板子，DDR2和NAND的数据线是复用的，这样PCB走线
2016-10-10 17:09
/4mil,我们输出的要求是DDR部分阻抗控制50+/- 10%，切换PCB厂家时经常会遇到厂家无法满足我们的阻抗控制要求，而需要反复确认，请帮忙明确下该芯片对
2018-06-22 01:59
大家好，请问：在PADS 2007中，已经对DDR3的数据线，地址线，及控制线做了分组设置， 现在要走线了，发现好难控制
2013-07-03 09:19
下面从直角走线、差分走线、蛇形线三个方面来阐述PCB LAYOUT的走
2021-03-17 07:25
`各位大侠好，小弟最近在走一个DDR3的布线，数据线等长做到了+/-5mil,可地址线和控制线由于空间不够，只能做到+/
2015-06-22 20:59
如何利用PCB走线设计一个0.05欧姆的采样电阻？
2021-02-03 07:10
我的AD9446的工作在LVDS模式下，请问对于AD9446（100MHz），LVDS信号线的PCB走线的差分对间等长有没有要求
2023-12-18 06:26
PCB设计走线的规则是什么
2021-03-17 06:36
