亲爱的先生Vivado：v2016.4装置：Artix-7我尝试在Vivado中使用MIG设计DDR3 SODIMM接口。但是，MIG只生成一对ddr_ck。我认为
2020-08-24 06:45
大家好，我试图通过vivado v14.3生成DDR3控制器。我正在选择DDR3 SODIMM模块“MT8KSF1G72HZ-1G6”。该工具支持该器件，最高频率可达666.66MHz，但该模块的数据表明最高频率可达
2020-07-31 06:07
嗨，我正在研究zynq7020，当我在vivado工具中配置zynq时，我们真的需要提到DDR3设置下的DDR3跟踪长度。如果我没有提到迹线长度会发生什么带着敬意拉梅什
2020-08-11 11:24
CPU的DDR3总线只连了一片DDR3，也没有复用总线将DDR3的CS直接拉到地的话，DDR3初始化不成功所以说DDR3
2016-11-25 09:41
嗨，我是FPGA领域的新手。现在我正在使用Genesys2。我必须控制DDR3内存。我在Digilent网站上找到了一些使用micrlaze处理器的DDR3示例。但是，在我的情况下，我不必
2019-05-05 15:29
嗨，我正在设计一个定制FPGA板＆amp;我将使用带有Kintex（XC7K160T-2FFG676C）FPGA的DDR3 RAM。我阅读了xilinx＆amp; amp; amp; amp
2020-04-17 07:54
DDR3的IP核配置完毕后，产生了好多文件，请问如何调用这些文件实现DDR3的读写呢？看了一些文章，说是要等到local_init_done为高电平后，才能进行读写操作。请问DDR3的控制命令如
2016-01-14 18:15
现在因为项目需要，要用DDR3来实现一个4入4出的vedio frame buffer。因为片子使用的是lattice的，参考设计什么的非常少。需要自己调用DDR3控制器来实现这个vedio
2015-08-27 14:47
本帖最后由 一只耳朵怪 于 2018-6-21 15:24 编辑 各位好！关于DDR3，之前有小结过如果进行DDR3的SW leveling和进行EMIF4寄存器的配置。但是调试时，如果进行DDR3的问题定位，
2018-06-21 04:01
BeagleBone的参考设计中，DDR3设计是DDR3 Device without VTT Termination。而其他的AM335X的参考设计都是有VTT Termination
2018-06-21 03:05
