• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • 飞思卡尔DDR3硬件+PCB设计参考

    飞思卡尔DDR3硬件+PCB设计参考

    2014-10-24 13:52

  • 飞思卡尔DDR3硬件+PCB设计参考

    飞思卡尔DDR3硬件+PCB设计参考

    2016-08-30 16:32

  • hyperlynx Sigrity信号完整性仿真Allegro平板电脑DDR3 PCB设计视频教程

    hyperlynx Sigrity信号完整性仿真之高速理论视频教程Allegro 平板电脑DDR3 PCB设计视频教程链接:https://pan.baidu.com/

    2018-08-25 15:54

  • 针对DDR2-800和DDR3PCB信号完整性设计

    针对DDR2-800和DDR3PCB信号完整性设计

    2012-12-29 19:12

  • Gowin DDR3参考设计

    本次发布 Gowin DDR3参考设计。Gowin DDR3 参考设计可在高云官网下载,参考设计可用于仿真,实例化加插用户设计后的总综合,总布局布线。

    2022-10-08 08:00

  • DDR3布线技巧

    共享交流一下,DDR3布线技巧

    2016-01-08 08:17

  • 高速pcb设计指南。

    高速PCB设计指南之(一~八 )目录2001/11/21CHENZHI/LEGENDSILICON一、1、PCB布线2、PCB布局

    2012-07-13 16:18

  • DDR3基本知识

    DDR3(double-data-rate three synchronous dynamic random accessmemory)是应用在计算机及电子产品领域的一种高带宽并行数据总线。DDR3DDR2

    2019-05-22 08:36

  • 【FPGA DEMO】Lab2:DDR3读写实验

    SDRAM 相连的是BANK35 的 IO,DDR3 的硬件设计需要严格考虑信号完整性,我们在电路设计和 PCB设计的时候已经充分考虑了匹配电阻/终端电阻,走线阻抗控制,走线等长控制,保证

    2021-07-30 11:23

  • 665x的DDR3配置

    时钟接口有两个时钟给DDR3控制器,一个时钟是DDR3控制器的工作时钟,一个是给DDR3的I/O接口。DDR3控制器的时钟不可超过DSP的1/2,I/O接口的时钟是

    2018-01-18 22:04