共享交流一下，DDR3布线技巧
2016-01-08 08:17
本次发布 Gowin DDR3参考设计。Gowin DDR3 参考设计可在高云官网下载，参考设计可用于仿真，实例化加插用户设计后的总综合，总布局布线。
2022-10-08 08:00
这篇帖子跟大家一起来讨论下DDR3布线的那些事：DDR3的设计有着严格等长要求，归结起来分为两类（以64位的DDR3为例）： 数据 （DQ,DQS,DQM）：组内等长，
2016-10-28 10:25
飞思卡尔DDR3硬件+PCB设计参考
2014-10-24 13:52
飞思卡尔DDR3硬件+PCB设计参考
2016-08-30 16:32
DDR3的设计有着严格等长要求，归结起来分为两类（以64位的DDR3为例）： 数据 （DQ,DQS,DQM）：组内等长，误差控制在20MIL以内，组间不需要考虑等长；地址、控制、时钟信号：地址、控制
2019-06-03 08:14
)，也就是列地址选通潜伏期，3、tRC4、tRAStRCD 参数tRCD 全称是 RAS-to-CAS Delay，也就是行寻址到列寻址之间的延迟。MMDC控制器1、多模支持DDR3/DDR3L LPDDR2 x 1
2021-12-14 07:02
针对DDR2-800和DDR3的PCB信号完整性设计
2012-12-29 19:12
DDR3（double-data-rate three synchronous dynamic random accessmemory）是应用在计算机及电子产品领域的一种高带宽并行数据总线。DDR3 在 DDR2
2019-05-22 08:36
自建Spartan6 DDR3仿真平台
2019-08-01 06:08
