本次设计中CPU的封装为BGA844-SOC-Y，DDR2的封装为FBGA84，DDR2的控制总线采用星形连接，使用的PCB软件为AltiumDesigner10
2019-07-30 06:29
Cadence 平板电脑6层板DDR3 PCB layout设计视频教程下载链接链接：http://pan.baidu.com/s/1FJNhO密码：jfa3播放密碼：QQ521122524完整版
2015-07-30 21:34
求RK3399+4颗DDR3 PCB文件
2022-06-23 20:14
D1芯片外接DDR3部分在哪能找到PCB参考部分，原理图部分可以参考哪吒的，那PCB部分在哪能看到呢？
2021-12-28 07:13
[size=14.3999996185303px]我有个ARM的板子，DDR2和NAND的数据线是复用的，这样PCB走线的时候，除了原来DDR2高速信号走线阻抗和等长以外，还需要特别注意什么吗。NAND的线长是不是不
2016-10-10 17:09
在DDR的PCB布线中提到，数据线可以分组等长，各组之间可以不等长，那怎样保证32位数据的时序呢？
2023-04-11 17:36
在DDR的PCB布线中提到，数据线可以分组等长，各组之间可以不等长，那怎样保证32位数据的时序呢？
2023-04-10 16:49
还未接触过DDR4，在LAYOUT颗粒设计中，布局布线上DDR3与DDR4有没有区别？有哪些区别？
2019-03-07 10:11
，频率更高：采用超短进口双头探针设计，相比同类测试产品使IC与PCB之间数据传输距离更短； ⑥可自行维修，节省时间：采用带定位孔内存颗粒测试专用PCB，探针板与PCB 孔定位，保证探针与
2023-06-15 15:45
（UG583）“UltraScale架构PCB设计用户指南”的V1.10表示（通常）DDR4接口信号reset_n不需要满足适用于地址/命令/控制组中其他信号的偏移约束。但是，在专门引用DDR
2020-08-27 17:10
