PCB设计如何绕等长？阻抗会对信号速度产生影响吗？
2021-03-06 08:47
ADC出来到FPGA的并行数据线在PCB布线的时候是绕等长好还是不绕的好？MT-201笔记里的原话是“布设连接到接收器的数字走线时，请勿采用大量“转接”(trombon
2023-12-14 07:11
我正在使用 altium designer 设计一块FPGA、DDR的板子。有一些疑惑，在绕等长线时，有一些线有过孔有一些线没过孔，我发现穿过孔的距离并没有被计算在线长中。那过孔岂不是会造成很大
2015-06-18 17:14
ADC出来到FPGA的并行数据线在PCB布线的时候是绕等长好还是不绕的好？MT-201笔记里的原话是“布设连接到接收器的数字走线时，请勿采用大量“转接”(trombon
2018-08-22 08:18
AD绕等长From to Editor长度不能实时更新是什么原因？
2019-09-25 22:35
等长SDRAM时，比如A0换TAB键标题显示的是总的线长，大于目标长度，不能绕等长要怎么设置按ctrl+鼠标中间显示的也是总的线长，add from-to里显示的是正确
2019-04-23 07:35
在DDR的PCB布线中提到，数据线可以分组等长，各组之间可以不等长，那怎样保证32位数据的时序呢？
2023-04-10 16:49
在DDR的PCB布线中提到，数据线可以分组等长，各组之间可以不等长，那怎样保证32位数据的时序呢？
2023-04-11 17:36
谁做过两块ddr的等长？T型的等长
2019-08-15 01:33
allegro中 ddr等长设置及绕线的步骤
2015-12-28 22:01
