AD9361中ADC、DAC采样时钟可通过小数分频器设置，其可设置的最小分辨率是多少？与输入参考时钟频率是什么关系？
2018-08-06 09:26
我在做系统，需使用数模转换器，但是用户需要采样率为2.8MS/s，芯片的参数里就没有该项参数。我用总线访问时间来计算，但是有些芯片就没有写周期的参数。 所以我比较迷茫，不知该如何确定DAC的采样率。。。。。
2025-01-10 12:23
产生的时钟dac随路时钟给的是40M，与FPGA产生的数据同源，我用40M的采样时钟供给 ti
2025-02-08 08:24
你好;为什么ADC的采样率低于DAC。4DSP FMC150高速ADC / DAC FMC模块250 MSPS模数转换器（ADC）800 MSPS，2x / 4x插值数模转换器（
2020-03-25 09:46
。 samplesdata如何在FPGA内部映射？3. ADC和DAC有同步时钟吗？ FPGA中的数据时钟与转换器的采样时钟
2019-10-23 09:15
我们使用了两片DAC5670产生I/Q信号，DAC采样频率800MHz，但发现两片无法同步（每一次开机的结果不一样），因此： 1是否有其他的芯片推荐？ 2 是否能通过鉴别两路
2025-01-24 08:13
,tx-path-clock-frequencies收发通路的时钟分别是BPLL，ADC_CLK， R2_CLK，R1_CLK，CLKRF_CLK和RX_sample_CLK。1）请问数据速率，DAC时钟，
2018-10-10 11:21
。我们从时钟发生器的不同端口提供FPGA，ADC和DAC。 ADC接口以源同步模式运行，数据相对于DCO信号锁存，来自ADC和数据。在FPGA内部，我们使用FIFO交叉时钟域。到目前为止ADC部分还不
2020-03-12 11:12
请问，要搭一个传输链路，链路中的ADC和DAC的参数，比如：采样率和分辨率一定要一样吗？ 中频模拟信号，先模数转换数字化进行传输，之后需要数模转换，前后的ADC和DAC采样
2023-12-12 06:21
请教一个关于DAC选型的问题，我现在在做一个信号处理方面的设计，要求输入DAC之前有较高的采样速率，位数要求14/16位，且要有多片输出同步的功能，采样率应保证在400
2018-09-25 14:17
