从nano数据手册中的时钟控制框图没有发现cpu clk的设置，是不是nano的cpu时钟只支持内部hirc 12M或者外部hxt时钟源选项，不支持pll倍频输出的时钟
2023-08-25 07:25
/ cpu / cpu0 / cpufreq中的sysfs公开了一个cpu频率控制接口/，但我找不到进行cpu频率缩放的选项
2020-05-22 14:01
我一个选项卡里有五个选项，每个选项里面都有好多控件，后面板程序更是一大堆，这样运行起来后cpu负担是不是很大。如果能选中一个选项
2014-01-10 09:21
CPU的 VRM /vdd/soc/sram/pll/vdd_io的上电顺序一般是啥样的，vrm是什么意思,
2017-12-08 10:19
在PIC16LF18326上，有一个PLL设置，使一个内部的32 MHz振荡器，但是32兆赫也可以不启用PLL。附表显示了这一点。因此，除了24MHz的额外频率之外，PLL选项
2019-01-23 06:15
从你们的芯片手册中了解到，CPU可以由多个外部高性能时钟驱动，由一个寄存器来控制使用的是内部PLL_CLK还是外部晶振，默认是外部晶振。那么我如果不放外部晶振，并且希望使用内部PLL_CLK的话该怎么实现？ 我看到R
2023-03-03 08:13
从你们的芯片手册中了解到，CPU可以由多个外部高性能时钟驱动，由一个寄存器来控制使用的是内部PLL_CLK还是外部晶振，默认是外部晶振。那么我如果不放外部晶振，并且希望使用内部PLL_CLK的话该怎么实现？我看到RT
2023-03-08 08:26
想建立个pll，图中红圈里面的选项是空白的，有哪位大虾碰到过类似问题么，求指导，感激不尽
2015-06-30 00:27
是16MHz。这个选项只改变定义。我真的想使用PLL启用，但我必须使用软件选项来获得正确的计算，然后启用代码或更改配置位。
2020-04-02 10:44
。 我们试图通过改变GM_SET寄存器来提高晶振强度，但没有任何改善。而我们尝试设置DCMRWP3[9]为1，当PLL_LOL时S32K不会复位，但mcu会停止，只有复位才能恢复。 我们需要 S32K3 在 ESD 测试时保持运行。PLL_LOL 时
2023-05-30 06:49
