在数字电路中TTL与非门的多余的输入端应如何处理？有几种方法？
2023-04-28 10:49
CMOS器件空闲管脚怎么处理？
2021-11-05 08:40
我有一个四个脚的晶振封装，但是在原理图库里的晶振只有两个引脚，如何设置才能让两个文件对应起来，现在一画图调用晶振就报错，“门 A 封装 OSC 具有 2 个端点，但门定义包含 4 个管脚”。大咖们如
2018-06-27 20:54
请问一下，TLV3502比较器 的多余引脚应该怎样处理。还有就是他的PCB设计应该注意哪些问题。谢谢
2024-09-19 06:04
如何处理。以及手册里面没有提到single port时需要进行哪些设置，在引脚和寄存器上需要做什么处理吗，假如用single port输入的形式
2023-12-11 08:28
如何处理。以及手册里面没有提到single port时需要进行哪些设置，在引脚和寄存器上需要做什么处理吗，假如用single port输入的形式
2018-08-02 08:13
不使用wifi和蓝牙的话，天线引脚LNA_IN，如何处理？ 接地，还是悬空？ 谢谢
2024-07-01 06:10
ADCLK846只用到了其中的两路LVDS和两路CMOS，还有未用的几路LVDS，请问一般如何处理，是悬空就可以？还是要接100欧姆终端电阻？谢谢。
2018-11-06 09:31
请问下pads logic原理图中如何空置的引脚如何处理，需要放置什么标号吗？
2014-12-26 17:32
以下问题： 1）AD10200管脚1的作用是什么，在实际的电路使用中，应该如何处理？ 2）模拟信号输入端是否为CMOS电路，A路、B路其中一路输入悬空时，悬空管脚如何正确的处理？ 3）采样时钟
2023-12-22 06:15
