• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • 在电路中电阻的两端并联一个电容或电容一端接电阻端接地分别有什么作用

    一、对于电子电路:电阻的两端并联一个电容,为了减小对高频信号的阻抗,相当于微分,这样信号上升速度加快,用于提高响应速度;电容一端接电阻,一端接地,则相反,滤去高频,相当于积分,用于滤波。

    2019-05-23 07:26

  • 输入范围高效率DDR端接电源实现快速瞬态响应

    DN281- 宽输入范围,高效率DDR端接电源实现快速瞬态响应

    2019-06-18 13:37

  • IC输出端串接电阻分析

    称为传输线的输入端或输出端处于阻抗匹配状态,简称为阻抗匹配。对于常规的信号,负载阻抗一般以50欧姆为准,所以阻抗匹配我们就做50欧姆就可以了。对于高频的传输线阻抗匹配,我这里不说,这里就说下串接电阻实现

    2019-05-30 06:30

  • 副边变压器端接提升高速ADC的增益平坦度

    正确选择输入网络元件对于高速ADC的驱动和输入网络的平衡至关重要(参考应用笔记:“正确选择输入网络,优化高速ADC的动态性能和增益平坦度”)。  在较高IF应用中,端接电阻

    2011-08-05 09:28

  • 上拉电阻和下拉电阻的作用

    TTL电路驱动CMOS电路时,如果电路输出的高电平低于CMOS电路的最低高电平(一般为 3.5V), 这时就需要在TTL的输出端接上拉电阻,以提高输出高电平的值。2.O

    2022-01-25 07:23

  • 上拉电阻与下拉电阻概述

    :一般说法是上拉增大电流,下拉电阻是用来吸收电流。1、当 TTL 电路驱动 CMOS 电路时,如果电路输出的高电平低于 CMOS 电路的最低高电平 (一般为 3.5V), 这时就需要在 TTL 的输出

    2021-12-13 06:05

  • 高速PCB的终端端接方式浅析

    反射的方法为;根据传输线的特性阻抗在其驱动端串联电阻使源阻抗与传输线阻抗匹配,或者在接收端并联电阻使负载阻抗与传输线阻抗匹配,从而使源反射系数或者负载反射系数为零。常用的端接方式为:串联

    2019-06-03 07:58

  • Hyperlynx学习之传输线端接和串扰抑制

    在接收端并联端接一个与传输线阻抗匹配的电阻,因接收端多为大输入阻抗,故并联后电阻约等于传输线阻抗,此法虽然改进了振铃现象,但会降低高电平。

    2019-05-23 08:47

  • [转]CMOS器件空闲管脚的处理 精选资料分享

    将其所有的输入端接地(或接正电源Vcc);3.对于与门、与非门多余的输入端,可将其接正电源Vcc;也可将其与使用中的输入端并接在一起使用;4.对于或门、或非门多余的输.

    2021-07-30 08:03

  • 端接介绍及其种类

    在这个系列的开篇就说到了拓扑和端接谁也离不开谁,少了谁也玩不活,采用什么拓扑没有对应的端接来消除信号的反射那可不行,所以这篇就来跟大家讨论下端接方式及其种类。我们都知道在传输线中,当阻抗出现不匹配

    2016-06-13 14:38