ESD(静电放电)是CMOS电路中最为严重的失效机理之一，严重的会造成电路自我烧毁。论述了CMOS集成电路ESD保护的必要性，研究了在
2021-04-02 06:35
基于Cadence virtuoso与Mentor Calibre的CMOS模拟集成电路版图该如何去设计？怎样去验证一种基于Cadence virtuoso与Mentor Calibre的CMOS模拟集成电路
2021-06-22 06:12
各位大佬们好，我是一只菜鸟，画版图的，想问问大佬们有没有关于画射频电路版图的比较好的书，可以推荐给我学习一下，谢谢[/td]
2021-06-23 15:59
重装了很多次、都是这样，ic5141和ic610都用了单独打开元件layout是可以的，但是自己画版图添加mos管版图就成了方框左边是画的，右边是导入的（在librar
2013-06-02 13:42
随着CMOS集成电路产业的高速发展，越来越多的CMOS芯片应用在各种电子产品中，但在电子产品系统的设计过程中，随着CMOS工艺尺寸越求越小，单位面积上集成的晶体管越来越多，极大地降低了芯片的成本
2019-08-07 06:24
大咖们：请问下在Protel99SE里面如何画ESD的封装，谢谢？
2017-06-22 09:11
用ADS画个版图，结果出现了这个问题，怎么解决？.guestviewthumb {margin:10px auto; text-align:center;}.guestviewthumb a
2021-06-25 06:41
最近在做CMOS功率放大器，用片上变压器作为PA的chock电感，在chock电感的电源输入端需要加ESD吗？
2022-06-15 11:13
RF工程师1.至少一年 GaAs或SiGe 的射频电路设计经验，最好是有RF PA设计经验2.有GaAs或SiGe 版图经验3.熟练使用ADS和射频测试仪器CMOS 工程师1.1到2年的 LDO
2013-03-29 21:35
最近工作时需要使用双向的ESD/TVS二极管，在查阅一些规格书后发现一个很有趣的现象，有些双向ESD内部是这样画的，见图1.但有些又是这样画的，见图2.一直很想知道这两
2022-01-25 16:54
