本帖最后由 gk320830 于 2015-3-9 21:45 编辑 逻辑电平详细介绍逻辑电平有：TTL、CMOS
2009-04-12 12:03
TTL电平和CMOS电平标准I-输入范围|O-输出范围|H-高|L-低|TH-Threshold阀值（逻辑界限）。范围是自线的位置往边界延伸“范围是自线的位置往边界延伸
2008-07-21 10:22
TTL和CMOS是数字电路中两种常见的逻辑电平，LVTTL和LVCMOS是两者低电平版本。TTL是流控器件，输入电阻小，TTL电
2019-05-22 08:03
数据传输，电缆以及连接器的费用比起串行通信方式来也要高一些。TTL电路的电平就叫TTL 电平，CMOS电路的电平就叫CMOS
2016-09-27 16:26
; （VCC－Vol）/（Iol＋m*Iil） 其中n：线与的开路门数；m：被驱动的输入端数。 10：常用的逻辑电平 ·逻辑电平：有TTL、
2018-01-17 14:52
，输出电压低于VSS+0.5V（VSS为数字地）为逻辑 0。CMOS电路输出高电平约为 0.9Vcc，而输出低电平约为 0.1Vcc.当输入电压高于VDD-1.5V时为
2019-03-22 07:00
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 154.5：2.5V CMOS逻辑
2008-06-24 09:38
和CMOS的有区别 那么我怎么判断一个IO口的高低电平到底是多少呢，我应该是以COMS为标准呢还是以TTL为标准呢？
2024-04-16 08:24
什么是TTL电平？什么是CMOS电平？开漏形式的电路有什么特点？
2021-09-28 07:56
各位大侠:我在做一个设计, 用altera的DE4开发板驱动AD9746 DAC. DE4接口的逻辑电平为2.5V CMOS, AD9746输入数字接口逻辑
2018-11-27 09:37
