，这在高速电路中可能会引起问题。另外由于电阻的分压，使得发送端输出减小。串联端接的电阻要放在尽量靠近发送端的位置，以便能发挥更好的作用。(2)并联
2020-03-16 11:29
之间仍具有与或者与非逻辑功能。这样对于CMOS与门、与非门电路的多余输入端就应采用高电平，即可通过限流电阻（500Ω）接电源。 2、或门、或非门
2018-12-03 10:49
具有与或者与非逻辑功能。这样对于CMOS与门、与非门电路的多余输入端就应采用高电平，即可通过限流电阻（500Ω）接电源。 2、或门、或非门
2018-08-30 11:18
最近项目在做通过xilinx的ZYNQ控制ADC采样。ADC准备采用ADS5545的CMOS输出模式。我在布板时用Hyperlynx仿真时发现有过冲现象，推荐串联33欧的端接电阻。想问一下在ADC的数据输出引脚需要串联33欧的
2024-12-10 06:24
1 ． GMOS 集成电路输入端的要求 CMOS 集成电路具有很高的输入阻抗，其内部
2018-12-13 09:47
的输出阻抗，· ZIN 是接收器的输入阻抗。PS：这里仅显示CMOS和PECL/LVPECL电路。串行端接实际上，因为阻抗会随频率动态变化，难以达到阻抗匹配，所以缓冲器
2019-09-27 07:30
的输入端，做悬空处理，是非常不当的做法。CMOS电路的输入端是不允许悬空的，因为悬空会使电位不定，破坏正常的逻辑关系。另外，悬空时
2018-10-22 22:50
工程师们，你们好！我想做的是一个测量高阻器件上电压的电路，测量DC电压，器件阻抗大约是在几百兆。第一步做的是跟随，用的是JFET高输入阻抗的AD8512. 电路如图。但是问题是当正向
2023-11-27 06:45
目录1.TTL门电路输入端2.CMOS门电路输入端3.三态输出门电路4.
2022-01-25 08:23
作者：一博科技高速先生成员孙小兵端接就是人为加入电阻来改善信号由于链路阻抗突变带来的反射问题的一种方式，并且引入成本也较低，在很多场合都有运用。但是端接电阻摆放位置一直困惑大家，或许大家只知道串联
2023-02-27 17:31
