尊敬的工程师您好，请问外接160Ω负载电阻是什么意思，在DAC8742H EVM的mod-in 和mod-out可以直接用示波器观察fsk载波信号吗？为什么没有检测到电压信号？是需要连接
2024-11-28 06:39
高电平Uoh和输出低电平Uol Uoh≥2.4V,Uol≤0.4V 2.输入高电平和输入低电平 Uih≥2.0V，Uil≤0.8V CMOS电路 CMOS电路
2018-01-17 14:52
电路设计因素：晶振与驱动电路之间的连接会引入额外的电容。计算实际外接负载电容的步骤1. 确定规格书上的CL值：首先查阅晶振的规格书，找到推荐的
2024-08-09 15:40
，由于MOS管的栅极和其它各极间有绝缘层相隔，在直流状态下，栅极无电流，所以静态时栅极不取电流，输入电平与外接电阻无关。由于MOS管在电路中是一压控元件，基于这一特点，输入端信号易受外界干扰，所以在
2018-08-30 11:18
构成，由于MOS管的栅极和其它各极间有绝缘层相隔，在直流状态下，栅极无电流，所以静态时栅极不取电流，输入电平与外接电阻无关。由于MOS管在电路中是一压控元件，基于这一特点，输入端信号易受外界干扰，所以在
2018-12-03 10:49
：逻辑门输入为高电平时的电流（为灌电流）.9：Iil：逻辑门输入为低电平时的电流（为拉电流）.门电路输出极在集成单元内不接负载电阻而直接引出作为输出端,这种形式的门称为开路门.开路的TTL、
2019-03-16 06:00
如下图所示的复位电路：文中说这电路有问题，将0Ω改为1KΩ就搞定了，原因是“外接复位IC驱动类型为 CMOS 推拉型驱动”，不太理解~~请教下为什么
2020-05-25 10:19
，输出电压低于VSS+0.5V（VSS为数字地）为逻辑 0。CMOS电路输出高电平约为 0.9Vcc，而输出低电平约为 0.1Vcc.当输入电压高于VDD-1.5V时为逻辑 1，输入电压
2019-03-22 07:00
在一本书上看到这么一句话：负载电阻的阻值越小，称为负越越重，负载越重，分压电路输出电压下降的量越大这个不懂啊！，求大神解释。。其中R2与RL是并联，RL越小，R2与RL
2014-06-13 10:46
CMOS Logic gate对输入逻辑0或1时，CMOS逻辑门并不会从输入或电源拉电流对于前一级，CMOS仅表现为一个电容负载; 对于后一级，表现为
2022-07-08 17:03
