基于Cadence virtuoso与Mentor Calibre的CMOS模拟集成电路版图该如何去设计？怎样去验证一种基于Cadence virtuoso与Mentor Calibre的CMOS模拟集成电路
2021-06-22 06:12
看到书上讲推完变换器的原理，说道当MOS管开通，由于变压器次级在整流二极管反向恢复时间内造成的短路，漏极电流将出现尖峰在MOS管关断时，高频变压器的漏磁通下降，漏感依然
2017-07-22 11:57
MOS管在什么情况下流过连续漏记电流？在什么情况下流过脉冲漏极电流？正常用方波脉冲驱动MOS管通断的话，流过MOS管的是连续漏极电流还是脉冲
2018-08-23 15:30
MOS管驱动电机，负载接在漏极端；MOS+运放组成的恒流源，负载也在漏极端。想问一下，负载可以放在源极吗？两者有什么区别？
2021-07-08 18:07
CCG5 的 VBUS_C_CTRL 引脚预计是漏极开路输出，但在这种情况下，漏极电流有多大？
2025-05-22 07:06
普通N MOS管给栅极一个高电压 ，漏极一个低电压，漏源极就能导通。这个GS之间加了背靠背的稳压管，给栅极一个4-10V的电压，
2019-06-21 13:30
ESD(静电放电)是CMOS电路中最为严重的失效机理之一，严重的会造成电路自我烧毁。论述了CMOS集成电路ESD保护的必要性，研究了在CMOS电路中ESD保护结构的设计原理，分析了该结构对
2021-04-02 06:35
什么是集电极开路（OC）？什么是漏极开路（OD）？
2021-03-10 06:35
mosfet的TO220封装上的背后的铁片接的是漏极吗？为什么？
2015-10-25 20:56
分立器件版图设计L-edit和virtuoso哪个更合适？
2023-08-07 15:15
