），因为与单个晶体管和无源集电极上拉电阻的连接相比，其输出阻抗在两种状态下都很低，转换时间快，抗噪性能好；对于CMOS，其功耗较低。这种连接on晶体管或者MOSFET的上拉方式是什么样的结构？
2024-01-28 15:38
时钟相噪对ADC性能的影响是什么？锁相环的基本原理和相噪优化方式
2021-04-07 06:25
低噪放输入端连接滤波器后，低噪放的增益会下降9db，求助各位大神分析原因？
2021-11-05 15:20
刚接触labview，在做基于labview的数字音频处理器的毕设时碰到的问题，查找了很多相关文献之后，参考这些文献我写出下面这些程序，文献里都是直接创建一个带有噪声的波形来进行去噪然后显示去噪后
2017-04-08 10:04
什么是抖动？时钟抖动有哪几种测量方法 ？什么是相噪？测试相噪有哪几种测量方法？抖动与相噪是如何转换的？
2021-04-29 06:13
TTL和CMOS电平在使用过程中有什么本质的区别？为什么有的芯片是TTL而有的是CMOS，就一种不妥吗？
2023-04-25 09:25
有人看到过这个抑噪电路图吗？ 有人实验过吗？ 效果如何？ 还有是如何验证抑噪的可行性?
2016-08-25 17:02
MIPI C-PHY 差分传输接口的静噪对策
2020-12-21 06:55
为什么经过ADC采样后，我用matlab仿真后，底噪在-100左右，而ADC芯片资料上都在-120左右，请问如何降低ADC的底噪？analogchina-admin
2018-08-09 08:40
为什么经过ADC采样后，我用matlab仿真后，底噪在-100左右，而ADC芯片资料上都在-120左右，请问如何降低ADC的底噪？
2023-12-12 06:56
