嗨，有没有办法在Xilinx FPGA芯片的数据表中找到晶体管沟道长度规格？作为我项目的一部分，我正在比较基于标准单元的设计和FPGA板设计的特性。我使用的标准单元是TSMC adk型号，其通道长
2019-11-11 07:10
请问：CMOS管的功耗与MOS管的导电沟道的关系？
2023-11-20 07:01
最近使用MSP430F2272做一款产品，使用3V纽扣电池供电。里面有一个P沟道的CMOS管作为开关，使用IO直接驱动。但在测试的时候发现，CPU会重启。经过排查发现是IO驱动COMS管这里
2015-09-14 17:55
请大神帮忙解答我想在senseortag上通过一个按键利用按下的时间长短来区分判断不同的按键event事件，是否可以实现，应该如何修改？我想在按键中断的地方加定时器延时，通过读取io的状态是否可行，应该如何修改？谢谢！
2019-09-20 14:19
是N沟道还是P沟道？三个脚的极性判断完后，接下就该判断是P沟道还是N沟道
2019-09-11 07:30
请问：CMOS管的功耗与导电沟道的关系？
2016-09-03 11:35
CMOS Logic gate对输入逻辑0或1时，CMOS逻辑门并不会从输入或电源拉电流对于前一级，CMOS仅表现为一个电容负载; 对于后一级，表现为电阻（沟道电阻）
2022-07-08 17:03
stm32F407VET6，如何判断支持CMOS和TTL电平的IO口的的电平阈值，手册说的是所有IO口都支持CMOS和TTL电平，且不需要软件配置， 在标明IO口高低电平阈值特别说明了TTL
2024-04-16 08:24
为什么要用信号的上升(下降)时延长短来判断是否为高速信号？A:信号越“陡”，需要保持信号完整的频率分量也就越多（福利叶变换可知；一般数字信号保持5倍频最多，因为取5倍频已经考虑到了信号90%的能量
2015-01-21 15:43
采用p型沟道和n型沟道的三极管来控制导通情况。2者的输出级都提供有源上拉至高态及下拉至低态的机制。TTL器件和CMOS器件有着不同的逻辑电平。典型的CMOS逻辑电路是在
2012-04-25 11:17
