• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • 信号电路接地的目的

    信号接地:为保证信号具有稳定的基准电位而设置的接地信号电路接地的目的:

    2021-12-31 07:18

  • PCB接地设计宝典4:采样时钟考量和混合信号接地的困惑根源

    接地层上的ADC。两层之间的接地噪声直接添加到时钟信号,并产生过度抖动。抖动可造成信噪比降低,还会产生干扰谐波。图7. 从数模接地层进行采样时钟分配。混合

    2014-11-20 10:58

  • 信号源是模拟还是数字?

    间变化的输入信号信号可以是真实的双极AC1信号(峰值在接地参考点上下震荡),也可以在DC偏置(可正可负)范围内变化,它

    2017-08-18 09:12

  • PCB接地设计宝典1:ADI资深专家总结的良好接地指导原则

    描述的方法来保证取得良好效果,但如果在某些细节上处理不当,可能会导致令人头痛的问题。 对于线性系统而言,“地”是信号的基准点。遗憾的是,在单极性电源系统中,它还成为电源电流的回路。接地策略应用不当,可能

    2014-11-20 10:48

  • CMOS芯片的特征

    在PC机当中,有一个CMOS RAM芯片,我们一般简称为CMOS,这个芯片的特征如下所示 1、包含一个实时钟和一个有128个存储单元的RAM存储器,关机后其内部的实时钟还是

    2021-07-26 07:55

  • 关于CMOS 和TTL器件的区别

    0~1.5V电压解释为逻辑0,而将3.5~5V电压解释为逻辑1。而通常TTL器件采用0~0.8V作为低电平状态(即逻辑0

    2012-04-25 11:17

  • TTL电平和CMOS电平标准

    几点:(1)ttl的Vth在Vcc变化时基本不跟随改变,cmos的Vth=Vcc/2(2)cmos噪声容限比ttl的高不论(哪里来的)什么信号,只要>=V

    2008-07-21 10:22

  • 请问如何做到完美接地

    0,则G1和G2之间无差分电压。遗憾的是,让回流路径保持零阻抗是不可能的,接地回路阻抗在接地电流作用下,会在G1和G2之

    2020-04-29 08:45

  • 接地技术的讨论

    是尽量阻隔数字地上的噪声窜到模拟地上。当然这也不是非常严格的要求模拟地和数字地必须分开,如果模拟部分附近的数字地还是很干净的话可以合在一起。Q7:单板上的信号如何接地?Answer:对于一般器件来说,就近

    2009-06-14 10:43

  • 转:接地技术讨论

    接在一起。总的思想是尽量阻隔数字地上的噪声窜到模拟地上。当然这也不是非常严格的要求模拟地和数字地必须分开,如果模拟部分附近的数字地还是很干净的话可以合在一起。  Q7:单板上的信号如何接地

    2011-08-17 10:33