当Vccio=3. 3V时, 对于输入脚, 它兼容TTL, CMOS电平；对输出脚, 它是否也兼容TTL和CMOS电平？对CMOS电平, 是否需要用OpenDrain 加上下拉
2019-09-03 05:55
我在某些CMOS器件的输入端看到了限流电阻，而大多数却并没有，有人说最好在器件的所有端口都接上470ohm的电阻来增加稳定性，请问这在现代器件的电路连接中是否必要？此外，CMO
2020-11-19 20:14
CMOS Logic gate对输入逻辑0或1时，CMOS逻辑门并不会从输入或电源拉电流对于前一级，CMOS仅表现为一个电容负载; 对于后一级，表现为电阻（沟道
2022-07-08 17:03
CMOS和TTL通过电阻接电源，要如何判断接入高电平还是低电平？
2023-04-25 09:27
电平，需加上拉电阻。 3、用逻辑芯片特点 74LS系列： TTL 输入： TTL； 输出：TTL 74HC系列：CMOS输入： CMOS； 输出：CMOS 74
2019-03-22 07:00
高电平Uoh和输出低电平Uol Uoh≥2.4V,Uol≤0.4V 2.输入高电平和输入低电平 Uih≥2.0V，Uil≤0.8V CMOS电路 CMOS电路是电压控制器件，输入电阻极大，对于
2018-01-17 14:52
TTL电路驱动CMOS电路时，如果电路输出的高电平低于CMOS电路的最低高电平（一般为 3.5V）， 这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。2.OC门电路必须使用上拉
2022-01-25 07:23
最近项目在做通过xilinx的ZYNQ控制ADC采样。ADC准备采用ADS5545的CMOS输出模式。我在布板时用Hyperlynx仿真时发现有过冲现象，推荐串联33欧的端接电阻。想问一下在ADC的数据输出引脚需要串联33欧的端接
2024-12-10 06:24
：一般说法是上拉增大电流，下拉电阻是用来吸收电流。1、当 TTL 电路驱动 CMOS 电路时，如果电路输出的高电平低于 CMOS 电路的最低高电平 （一般为 3.5V）， 这时就需要在 TTL 的输出端接上拉
2021-12-13 06:05
），因为与单个晶体管和无源集电极上拉电阻的连接相比，其输出阻抗在两种状态下都很低，转换时间快，抗噪性能好；对于CMOS，其功耗较低。这种连接on晶体管或者MOSFET的上拉方式是什么样的结构？
2024-01-28 15:38
