随着射频无线通信事业的发展和移动通讯技术的进步，射频微波器件的性能与速度成为人们关注的重点，市场对其的需求也日益增多。目前，CMOS工艺是数字集成电路设计的主要工艺选择，对于模拟与射频集成电路来说，有哪些选择途径？为
2019-08-01 08:18
基于Cadence virtuoso与Mentor Calibre的CMOS模拟集成电路版图该如何去设计？怎样去验证一种基于Cadence virtuoso与Mentor Calibre的CMOS模拟集成电路
2021-06-22 06:12
查询了一些资料，知道了分频器是锁相环电路中的基本单元．是锁相环中工作在最高频率的单元电路。传统分频器常用先进的高速工艺技术实现。如双极、GaAs、SiGe工艺等。随着CMOS
2021-04-07 06:17
本文给出了使用CMOS工艺设计的单片集成超高速4：1复接器。
2021-04-12 06:55
近年来，有关将CMOS工艺在射频（RF）技术中应用的可能性的研究大量增多。深亚微米技术允许CMOS电路的工作频率超过1GHz，这无疑推动了集成CMOS射频电路的发展
2019-08-22 06:24
ESD(静电放电)是CMOS电路中最为严重的失效机理之一，严重的会造成电路自我烧毁。论述了CMOS集成电路ESD保护的必要性，研究了在CMOS电路中ESD保护结构的设计原理，分析了该结构对
2021-04-02 06:35
在我用photodiode工具选型I/V放大电路的时候，系统给我推荐了AD8655用于I/V，此芯片为CMOS工艺 但是查阅资料很多都是用FET工艺的芯片，所以请教下用于光电信号放大转换（主要考虑信噪比和带宽）一般我
2025-03-25 06:23
本人利用SMIC55nm工艺设计VCO版图，采用starRC提取出寄生参数网表， 结合前仿真网表，利用spectre -raw psf input.scs，生成后仿真数据psf，最后导入ADE查看数据。本人能力有限，如果存在问题，欢迎指正。
2021-06-24 07:22
设计LNA，使用了tsmcrf工艺库中nmos2vdnw，衬底加了偏置电压。在版图设计中，LVS报错。应该是与dnw有关。希望有相关经验的高手能给点建议？
2021-06-24 06:25
设计了一种低插入损耗、高隔离度的全集成超宽带CMOS射频收发开关芯片。该电路采用深N阱体悬浮技术，在1.8V电压供电下，该射频开关收发两路在0.1-1.2GHz内的测试结果具有0.7dB的插入损耗
2019-07-31 06:22
