什么是多数决定逻辑非？求一种基于多数决定逻辑门的全加器电路设计？
2021-04-08 06:07
一位全加器是我自己封装的，在四位全加器中调用，在编译过程总是出错
2019-03-06 15:48
怎样去设计一种基于FPGA的1位全加器？如何对基于FPGA的1位全加器进行仿真？
2021-09-17 07:38
如何用两片四位全加器和必要的逻辑门设计数制转换电路 将输入的十进制转换成二进制 十进制输入采用8421BCD码表示
2016-07-04 14:52
CMOS数字集成电路是什么？CMOS数字集成电路有什么特点？CMOS数字集成电路的使用注意事项是什么？
2021-06-22 07:46
刚刚学习verilog，夏宇闻的《verilog数字系统设计教程（第三版）》中，P143中图10.3，乘法器延时为1个与门和8个全加器的延时，为什么是 8 个？我觉得应该是 10 个全加器延时，请求大神帮忙解答一下，谢了。
2014-10-10 23:04
目前应用最广泛的数字电路是什么？TTL电路和CMOS电路是什么？有哪些优点？CMOS集成电路的性能特点有哪些？为什么BJT比CMOS速度要快？
2021-04-20 06:19
如何清除cmos密码？
2021-10-26 06:58
用全加器设计九人表决电路，真心想学好电子啊
2013-03-09 19:42
CMOS芯片具有哪些特征？
2021-09-26 08:50
