当Vccio=3. 3V时, 对于输入脚, 它兼容TTL, CMOS电平；对输出脚, 它是否也兼容TTL和CMOS电平？对CMOS电平, 是否需要用OpenDrain 加上下拉
2019-09-03 05:55
：一般说法是上拉增大电流，下拉电阻是用来吸收电流。1、当 TTL 电路驱动 CMOS 电路时，如果电路输出的高电平低于 CMOS 电路的最低高电平 （一般为 3.5V）， 这时就需要在 TTL 的输出端接上拉电阻，以
2021-12-13 06:05
目前遇到的问题是data dashboard中想用下拉控件功能，但是在labview中如果新建一个字符串数组网络变量的话，是可以搜到，但是仅仅是item string里有，和字符串数组关联上之后，并不能起到控制的作用，仅仅会显示字符串数组的内容，请问该如何设置对应
2021-07-15 07:24
AD17不画原理图怎么自动添加网络
2019-09-10 00:59
10mA -------上拉和下拉、限流 -------改变电平的电位，常用在TTL-CMOS匹配 -------在引脚悬空时有确定的状态 -------增加高电平输出时的驱动
2018-06-28 06:21
的小技巧。我们在画原理图过程中经常会放置网络标号，尤其是很多芯片管脚上，例如现在我需要在这个芯片管脚上放置所需的网络标号，放好之后如下左图所示，直接放上去不方便读图，因此有些朋友可能就如右图那样 挨着挨着去画线
2019-04-10 14:33
CMOS Logic gate对输入逻辑0或1时，CMOS逻辑门并不会从输入或电源拉电流对于前一级，CMOS仅表现为一个电容负载; 对于后一级，表现为电阻（沟道电阻）CMOS
2022-07-08 17:03
采用p型沟道和n型沟道的三极管来控制导通情况。2者的输出级都提供有源上拉至高态及下拉至低态的机制。TTL器件和CMOS器件有着不同的逻辑电平。典型的CMOS逻辑电路是在5V的电源电压下工作的，他可以将
2012-04-25 11:17
不大于10mA l 上拉和下拉、限流 l 1. 改变电平的电位，常用在TTL-CMOS匹配 2. 在引脚悬空时有确定的状态 3.增加高电平输出时的驱动能力。 4、为OC门提供电流 l 那要看输出口驱动
2016-09-23 17:19
我用AD画的IC（以IC：BP2831A为例）原理图元件，我知道画8脚，但是我不知道为何在我导入PCB时，IC周边电路网络全没有，哪位会的大神告诉我。在我画原理图库的时
2015-06-11 16:54
