一、对于电子电路：电阻的两端并联一个电容,为了减小对高频信号的阻抗，相当于微分，这样信号上升速度加快，用于提高响应速度；电容一端接电阻，
2019-05-23 07:26
上拉电阻与下拉电阻用在什么场合？ 答：用在数字电路中，存在高低电平的场合。 上拉电阻与下拉电阻怎么接线？ 上拉电阻：
2019-05-20 13:48
DN281- 宽输入范围，高效率DDR端接电源实现快速瞬态响应
2019-06-18 13:37
称为传输线的输入端或输出端处于阻抗匹配状态，简称为阻抗匹配。对于常规的信号，负载阻抗一般以50欧姆为准，所以阻抗匹配我们就做50欧姆就可以了。对于高频的传输线阻抗匹配，我这里不说，这里就说下串接电阻实现
2019-05-30 06:30
阻抗；（R=100 R=100Ω/2W /2W， 4只电容并联 只电容并联C=10 C=10μF/100V F/100V）；2、分别测量右图所示的电阻和电容 分别测量右图所示的电阻和电容值，计算其一端口等效阻抗； 值
2008-12-17 13:49
在低电平。上拉电阻与下拉电阻用在什么场合？答：用在数字电路中，存在高低电平的场合。上拉电阻与下拉电阻怎么接线？答：上拉电阻
2022-01-14 08:44
判断上下拉电阻时，只需要看按键按下之前，两端是高电平还是低电平。例如：R1这个电阻，一端接VCC，在按键按下之前两端是高电平，所以它就是上拉电阻，是为了检测低电平输入。
2022-01-14 08:31
上拉电阻画红框标记的就是上拉电阻概念：上拉电阻的概念就是一端连接电源正极，一端
2022-01-25 06:28
：一般说法是上拉增大电流，下拉电阻是用来吸收电流。1、当 TTL 电路驱动 CMOS 电路时，如果电路输出的高电平低于 CMOS 电路的最低高电平 （
2021-12-13 06:05
TTL电路驱动CMOS电路时，如果电路输出的高电平低于CMOS电路的最低高电平（一般为 3.5V）， 这时就需要在TTL的输出端接上拉
2022-01-25 07:23
