• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • 电能的计算公式 电能的计算公式时间的单位

    乘积法则,可以将电能的计算公式展开为: E = (U × I) × t 上式的U、I分别是电压和电流,表示电路的电压和电流强度的大小。t则表示电能消耗的时间。 在国际单位制(SI)

    2024-02-22 10:00

  • 如何建立一个简单的PLL电路

    本实验活动介绍锁相环(PLL)。PLL电路有一些重要的应用,例如信号调制/解调(主要是频率和相位调制)、同步、时钟和数据恢复,以及倍频和频率合成。在这项实验,您将建立一个简单的

    2023-07-10 10:22

  • 液压计算常用公式与马达常用计算公式

    一、液压计算常用公式汇总 1.泵和马达的特性计算公式(国际单位系(SI)) 2.马达的常用计算公式 回转运动时液压系统的主要负载如下。 3.油缸方面经常使用的计算公式

    2022-12-27 15:16

  • Xilinx 7系列FPGAMMCM和PLL的区别

    7系列FPGA包含最多24个CMT块,CMT具体的分布和与其他时钟资源的关系请参考本合集(FPGA应用开发)的上一篇文章。本文主要介绍CMT内部MMCM和PLL的区别以及在实际开发怎么使用CMT,怎么实现跨时钟区域,第一次读者最好先阅读上一篇文章——解剖时钟结构

    2023-11-17 17:08

  • 智多晶PLL使用注意事项

    在FPGA设计PLL(锁相环)模块作为核心时钟管理单元,通过灵活的倍频、分频和相位调整功能,为系统提供多路高精度时钟信号。它不仅解决了时序同步问题,还能有效消除时钟偏移,提升系统稳定性。本文将深入探讨智多晶PLL

    2025-06-13 16:37

  • 详解PLL锁定时间精确测量

    PLL参考时钟和PLL反馈时钟的频率和相位相匹配时,PLL则被称为是锁定状态。达到锁定状态所需的时间称为锁定时间,这是PLL设计最关键的参数之一。

    2018-03-14 15:17

  • 电流与线宽的关系公式

    以下总结了八种电流与线宽的关系公式,表和计算公式,虽然各不相同(大体相近),但大家可以在实际的pcb板设计,综合考虑PCB板的大小,通过电流,选择一个合适的线宽。

    2023-05-29 09:02

  • Xilinx FPGA普通IO作PLL时钟输入

    普通IO可以通过BUFG再连到PLL的时钟输入上,但要修改PLL的设置 input clk的选项要选择"No Buffer";

    2017-02-09 12:54

  • FPGA设计:PLL 配置后的复位设计

    先用FPGA的外部输入时钟clk将FPGA的输入复位信号rst_n做异步复位、同步释放处理,然后这个复位信号输入PLL,同时将clk也输入PLL。设计的初衷是在PLL输出有效时钟之前,系统的其他部分都保持复位状态。

    2020-03-29 17:19

  • MarkDown公式指导手册

    MarkDown公式指导手册

    2023-01-12 10:29