电子发烧友

of QD and discharge the COSS of QC as shown in Figure 4.After the voltage of drain of QD, or source

2019-07-19 09:07

请教：对于STM32F103VCT，GPIO设置为Open Drain带上拉电阻Pull-up，我的理解是GPIO经内部上拉电阻接到了VDD，GPIO可以输出高电平VDD的。但是，我用万用表测试引脚

2024-03-29 06:23

请问一下，ADS7953的GPIO作为输出时是push-pull结构还是Open drain结构。

2024-11-29 12:16

驱动下管的隔离环电位接最高点位，接地，接自身的drAIn三者有什么优缺点？有大神的详细的资料介绍么?

2021-06-24 06:48

| | | | | | | || | | |_________ I2C SCL (Output) Open drain output| | |___________ I2C SDA (Output

2014-03-28 17:18

用UCC27611搭建的驱动GaN FET电路，在FET的Drain极不加电源时，UCC27611输出波形正常，FET的Drain极加电时，UCC27611输出端检测到干扰波；（红框中为正常输出波形，黄色框中为干扰波）。请帮忙看下是什么问题，谢谢

2024-12-20 08:22

= 0x80;}void Port_IO_Init(){ // P0.0-Unassigned,Open-Drain, Digital // P0.1-Unassigned,Open-Drain

2014-04-09 16:26

(){ // P0.0-Unassigned,Open-Drain, Digital // P0.1-Unassigned,Open-Drain, Digital // P0.2-Unassigned,Open-Drain

2017-03-12 22:54