本期讲解的是PCB设计后期处理之DRC检查。1.DRC的检查方法第一步，打开 Constraint Manager步骤如
2017-10-26 15:00
DRC检查是依据自行设置的规则进行的。例如自己设置的最小间距是8mil，那么实际PCB中，出现小于6mil的间距就会报错。并不是DRC有错误的板子就不能使用，例如丝印的
2019-07-04 09:10
HyperLynx® DRC PE 是一款强大、快速的电气设计规则检查工具，既可让 验证流程自动进行，又能使您以迭代方式执行设计检查。HyperLynx DRC PE
2019-10-08 08:18
信息中，N16615100 等几个单根浮空的网络信息已经自动消失了，说明该部分的警告信息已经解决。（9）接下来看看DRC的规则设置和检查方法。点击图标或者执行PCB Design rulescheck
2020-07-06 15:09
中兴cadence教程（pcb分册）
2012-08-07 21:13
_PCB 设计检查表
2012-05-02 13:09
《Cadence Allegro实战攻略与高速PCB设计》基本信息作者： 杜正阔 高宝君 何宗明 丛书名： EDA精品智汇馆出版社：电子工业出版社ISBN：9787121284724上架时间
2017-08-11 17:11
PADS 原理图PCB常见错误及DRC报告网络问题
2016-01-11 10:35
Cadence_PCB封装库的制作及使用
2013-11-07 11:53
PCB 设计布线 Cadence 20问EDA365电子论坛EDA365电子论坛功能介绍 EDA365网站官方公众号，是国内最受欢迎的电子论坛，涵盖电子硬件、单片机、射频、电源、EMC、PCB
2021-07-19 06:15
