cadence pcb设计各层阻抗都是怎么定的呢？为什么每层显示的阻抗都不一样？
2016-01-25 22:55
PCB设计如何绕等长？阻抗会对信号速度产生影响吗？
2021-03-06 08:47
最近在学习cadence，练习PCB时，发现等长条件不满足时，也没出现DRC报错，刚开始会出现ED错误的！求高手指教
2016-01-09 20:44
cadence 怎么查看走线的阻抗？阻抗匹配很重要，但是怎么知道走线阻抗对不对呢？
2016-01-25 22:54
刚开始学CADENCE ,我用的是DSP6713 ,外部有FLASH和SRAM ,数据有串接电阻要做等长设置，相对传播延时的TARGET设置了，但是无效，为什么有那么多的TARGET,PCB和原理图我都传了，请老师帮
2019-02-25 15:52
我想知道连接CPU的控制信号要用等长线？哪些控制信号要布差分线？知道10G是什么概念吗？波导级!
2023-04-07 17:41
等长布线疑问，等长的标准从哪来，布线的时候这个长度根据什么来设定？
2020-07-08 09:28
请教下cadence和pads的PCB封装怎么导出AD可用格式。或者说是把cadence和PADS的一个项目中使用到的PCB封装导出AD可用库？
2019-08-16 02:04
cadence 的PCB editor每次打开都自动显示上次的pcb 封装文件，怎么关闭？。还有就是setup的图纸大小数字有时不能改，怎么解决呢
2012-10-19 21:06
cadence PCB 怎么取消走线？***用过，取消很容易，cadence没发现这个功能！
2016-01-25 22:57
