cadence pcb设计各层阻抗都是怎么定的呢？为什么每层显示的阻抗都不一样？
2016-01-25 22:55
PCB设计如何绕等长？阻抗会对信号速度产生影响吗？
2021-03-06 08:47
刚学ALLEGRO,一直搞不懂差分对设置等长跟阻抗匹配的关系，不知附图那样设置对不对，求指点
2014-11-30 22:41
最近在学习cadence，练习PCB时，发现等长条件不满足时，也没出现DRC报错，刚开始会出现ED错误的！求高手指教
2016-01-09 20:44
等长是PCB设计的时候经常遇到的问题。存储芯片总线要等长，差分信号要等长。什么时候需要做等长，
2014-12-01 11:00
cadence 怎么查看走线的阻抗？阻抗匹配很重要，但是怎么知道走线阻抗对不对呢？
2016-01-25 22:54
，对交流电所起的阻碍作用叫做阻抗。阻抗常用Z表示。阻抗由电阻、感抗和容抗三者组成，但不是三者简单相加。阻抗的单位是欧姆。 PCB
2024-06-11 10:21
起的阻碍作用叫做阻抗。阻抗常用Z表示。阻抗由电阻、感抗和容抗三者组成，但不是三者简单相加。阻抗的单位是欧姆。PCB中的
2024-01-05 10:50
《Cadence Allegro实战攻略与高速PCB设计》基本信息作者： 杜正阔 高宝君 何宗明 丛书名： EDA精品智汇馆出版社：电子工业出版社ISBN：9787121284724上架时间
2017-08-11 17:11
本帖最后由 山文丰 于 2020-7-14 14:32 编辑 1、为什么要等长，等长的重要性。在 PCB 设计中，等长走线主要是针对一些高速的并行总线来讲的。由于
2020-07-14 14:30
