Cadence PCB SI分析特性阻抗变化因素教程 Cadence 的PCB SI工具是一个强大的SI分析软件，下面
2010-03-21 18:37
cadence pcb设计各层阻抗都是怎么定的呢？为什么每层显示的阻抗都不一样？
2016-01-25 22:55
Cadence Allegro 17.4布线阻抗分析可以让工程师能直观的分析出阻抗的具体情况，能够评估每根走线上的阻抗变化情况，对工程师衡量信号的质量起着关键性的作用。
2024-09-23 17:11
PCB设计如何绕等长？阻抗会对信号速度产生影响吗？
2021-03-06 08:47
在高速PCB中，为实现差分信号等长，且差分对每条线阻抗连续，有时候我们需要对单差分对做特殊调整。 对它的绕线进行补偿，但是这种补偿，需要依据仿真分析结果对差分对进行调整，仿真结果提供给
2023-03-06 16:44
刚学ALLEGRO,一直搞不懂差分对设置等长跟阻抗匹配的关系，不知附图那样设置对不对，求指点
2014-11-30 22:41
Cadence 是一个大型的EDA 软件，它几乎可以完成电子设计的方方面面，包括ASIC 设计、FPGA 设计和PCB 板设计。Cadence 在仿真、电路图设计、自动布局布线、版图设计及验证等方面
2018-02-07 17:11
PCB设计中常见的走线等长要求
2023-11-24 14:25
等长是PCB设计的时候经常遇到的问题。存储芯片总线要等长，差分信号要等长。什么时候需要做等长，
2014-12-01 11:00
在PCB设计中，等长走线主要是针对一些高速的并行总线来讲的。 由于这类并行总线往往有多根数据信号基于同一个时钟采样，每个时钟周期可能要采样两次（DDRSDRAM）甚至4次，而随着芯片运行频率的提高
2020-10-24 09:29
