`cadence原理图中端口命名有要求吗，如图端口名要向前面3个跟网络标号一样命名，还是可以像后面那些可以命名为IN或out，不跟网络
2012-11-15 20:13
cadence 的PCB editor每次打开都自动显示上次的pcb 封装文件，怎么关闭？。还有就是setup的图纸大小数字有时不能改，怎么解决呢
2012-10-19 21:06
设计）2.FPGA-PCB一体化设计，业界最先进，自动优化网络，提高效率（可由几天减少到几小时），减少错误（内嵌最新FPGA器件模型和信息）。（Cadence的工具比较初级）3.仿真，HyperLynx仿真工具市场占
2014-10-28 14:06
我想让过孔上也显示网络名有这选项吗
2019-07-18 05:35
cadence pcb设计各层阻抗都是怎么定的呢？为什么每层显示的阻抗都不一样？
2016-01-25 22:55
cadence PCB 怎么取消走线？***用过，取消很容易，cadence没发现这个功能！
2016-01-25 22:57
用cadence 17.2导入altium designer 中pcb文件时，会超出drawing extents,造成器件的转换丢失，怎么解决啊，并且有部分电源网络的过孔会变成地
2017-08-14 22:24
cadence16.6生成网表后原理图与PCB不能交互，交互功能勾选了，原理图改网络重新生成网表PCB的网络也会相应改过
2021-09-09 17:10
cadence16.5导入PCb导入网表显示失败，怎么办，新手刚入门
2015-12-14 21:40
Cadence 16.5 Concept HDL原理图打包反标后电源、地网络显示为红色，如图所示，是什么原因产生的呢？怎样消除？求大神赐教，谢谢！！！
2017-04-01 01:09
