• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • 基于LVS+Keepalived实现高可用负载均衡

    LVS 是一种预装在 Linux 系统中,基于四层、具有强大性能的反向代理服务器。ipvsadm 是 LVS 的命令行管理工具。

    2024-04-09 12:30

  • keepalived及LVS概述,KeepAlived工作原理

    Checkers :此功能模块主要负责真实服务器的健康检查( HealthChecking ),是Keepalived最主要的功能之一,因为HealthChecking是负载均衡功能稳定运行的基础, LVS集群节点的故障隔离和重新加入均依赖于HealthChecking的结果。

    2018-06-25 14:08

  • 搭建Keepalived+Lvs+Nginx高可用集群负载均衡

      一、Nginx安装 二、配置反向代理 三、配置负载均衡 四、upstream指令参数 五、配置ssl证书提供https访问 六、配置ha nginx 七、LVS(Linux Virtual

    2023-06-25 15:39

  • Cadence如何建立PCB?Cadence建立PCB步骤详解

    Cadence 是一个大型的EDA 软件,它几乎可以完成电子设计的方方面面,包括ASIC 设计、FPGA 设计和PCB 板设计。Cadence 在仿真、电路图设计、自动布局布线、版图设计及验证等方面

    2018-02-07 17:11

  • cadence allegro 16.6

    本文为大家带来cadence allegro pcb layout详细教程 。

    2018-02-07 11:17

  • Innovus教程:输出用于LVS的Verilog网表文件 各种控制选项

    有时候网表中可能会有一些空的module(在网表中体现为Module下面没有Cell或者准确说没有含MOS管的有效器件),而它们在版图里面也是不存在的,因此LVS的时候会报source里面能找到,但是版图里面没有找到。为了解决这个问题

    2023-05-24 09:47

  • cadence如何添加和导出原理图封装库

    在使用cadence进行电子电路原理图设计时,突然发现一个问题,那就是cadence添加和导出原理图封装库的方式与altium designer还完全不一致。

    2023-03-26 17:44

  • Cadence 16.6连接到数据库的详细步骤

    和PCB封装库连接起来,这样才能使原理图封装与PCB封装一一对应起来,保证在导网表时不出现错误。下面笔主就以cadence 16.6为例,详细介绍一下连接到数据库的步骤。

    2023-03-27 17:24

  • Cadence-V16.5-安装说明及具体步骤图解

    由于skill 语言提供编程接口甚至与C 语言的接口,所以可以以Cadence 为平台进行扩展用户,还可以开发自己的基于Cadence 的工具。实际上整个Cadence 软件可以理解为一个搭建在skill语言平台上的

    2018-02-07 10:42

  • 分享一个cell在layout做LVS时被忽略掉的方法

    首先分享一个让电路里面的某些cell可以在layout做LVS的时候被忽略掉。因为有些电路对寄生的电阻电容之类的很敏感,所以可以在前仿的时候就加在电路里面,防止前仿跟后仿差别太大了。

    2022-10-17 10:43