1.cadence的 opinion栏中active class and subclass各项详解是怎么样的2.在Cadenceallegro 16.6 软件操作速成实
2019-09-25 03:15
哪位大神能针对PCB editor中的class与subclass，做一个中文对照翻译及讲解，在什么情况下用何种class，谢谢
2018-08-23 23:31
Assembly层，主要用于确定器件的尺寸。 Add-〉Line，Options中选择Active Class 和 Subclass为Package Geometry/Assembly_Top，然后可以鼠标
2020-12-07 14:11
我在subclass里新建了一层，但是又不想每画一个板子手动添加一次层，有没有办法比如说在环境变量里添加subclass或者其他方法让以后新建的pcb里自动就带有我添加的那一层？
2014-10-20 16:09
, 'class_name') returnslogical 1 (true) if obj isof class (or a subclass of) class_n
2012-04-20 09:15
用单片AD9690采集数据给FPGA，不要求确定延迟，因此想要把AD9690配置在JESD204B sublcass 0 模式下。但是这种模式下，对于AD9690的SYSREF±的输入管脚怎么处理？以及AD9690工作在subclass 0 模式下还有没有其他要注意的地方？
2018-08-13 08:22
已经有FPGA底板和AD9164评估板套件，如何设置ACE和DGP实现AD9164的subclass1模式，直接设置ACE和DGP为subclass1模式并没有生成sysref±信号，请问该如何设置参数，实现该模式的通信
2023-12-08 07:14
已经有FPGA底板和AD9164评估板套件，如何设置ACE和DGP实现AD9164的subclass1模式，直接设置ACE和DGP为subclass1模式并没有生成sysref±信号，请问该如何设置参数，实现该模式的通信
2018-08-01 10:03
＝即可知道Mastenta8保存的位置。a11egro．col：保存在pcbenv下，从设定颜色的调色盘read local 所写出的文件。只会影响到调色盘的24色而不会影响class／subclass
2014-11-17 10:21
CCS6版本，自己建的都是active_debug,不论是否flash还是ram。可是之前的例程里，可以调set active至flash或者ram？请问这怎么回事？
2018-08-31 15:18
