cadence_Allegro16.3约束规则
2012-09-01 04:48
的改变不完整跨分割区域等。那么这些阻抗不连续或者改变会对传输的信号质量造成较大的影响。Cadence Allegro 17.4布线阻抗分析可以让工程师直观的分析出阻抗的
2020-07-06 14:28
在Layout cross-section中设置正在使用的差分对的差分阻抗为100欧，打开D:\diffPair\PCI2.brd。
2019-06-03 07:31
cadence如何设置铺铜的厚度呢
2015-06-26 17:13
PCB布线中，有着许多需要注意的点，比如：1.高频时钟线需要蛇形走线2.有些信号线需要设置差分对，差分走线
2019-05-31 06:23
cadence virtuoso教程 1990-2006 Cadence Design Systems, Inc. All rights reserved.Printed
2012-08-10 18:37
cadence资料，有需要的可以看一看，本人认为还可以
2014-03-13 12:04
cadence 版图设计
2012-08-15 16:40
基于Cadence的IC设计
2012-08-16 16:51
cadence详细教程
2012-08-12 10:39
