经常画高速板的同学都知道，10个高速板有9个要绕等长，而且内存出现的频率尤其频繁，整的现在画板子不绕两下都有点不习惯。好在上期给大家介绍了几种快的不能再快的绕等长的方法，用allegro绕等长还是非常任性的。看看下图
2018-11-11 10:55
有了单线的自动等长，那就肯定不会放过板上随处可见的差分了，看大招——Auto-interactive Phase Tune。现在板子的速率越来越高，板上的差分线也就跟着越来越多，对内等长的工作量自然就加大了。但是自从有了绕线新功能，就再也不担心绕
2018-10-19 15:33
上述并行总线等长布线的概念。但因为这些串行信号都采用差分信号，为了保证差分信号的信号质量，对差分信号对的布线一般会要求等长且按总线规范的要求进行阻抗匹配的控制。
2018-11-29 15:34
Cadence 是一个大型的EDA 软件，它几乎可以完成电子设计的方方面面，包括ASIC 设计、FPGA 设计和PCB 板设计。Cadence 在仿真、电路图设计、自动布局布线、版图设计及验证等方面
2018-02-07 17:11
在 PCB 设计中，等长走线主要是针对一些高速的并行总线来讲的。由于这类并行总线往往有多根数据信号基于同一个时钟采样，每个时钟周期可能要采样两次（DDR SDRAM）甚至 4 次，而随着芯片运行
2020-11-22 11:54
USB延长线主要用于延长USB设备的连接距离，以便在不方便直接连接的情况下使用。然而，USB延长线并不适用于音频传输，因为音频传输通常需要使用专门的音频线缆，如3.5mm音频线、RCA线、光纤线或
2024-10-08 14:21
从早期的15.x版本到如今依然运用广泛的16.5版本，不管是差分对内还是组间，绕等长的命令只有一个Delay Tune可以用，不过就这一个命令从速度上来讲依然比其他软件要快。
2018-07-20 15:27
本例中需要实现PCI-e金手指到EMMC芯片等长，包括D0-D7，CLK，CMD这10条网络。查看各条网络，确认是否存在串联匹配电阻。本例中，仅在时钟线上存在，如下图的高亮器件。
2019-06-22 09:44
优质舵机延长线，线材使用5N铜丝，表层镀锡，公母插头均为镀金插芯，抗氧化能力更强，保证导通阻抗最低，适合大、中扭矩舵机及超长布线场合使用。
2019-12-04 15:13
对于时序方面的控制，理论上只有一个办法——绕等长，速率越高的DDR，等长控制越严格，从±100mil，到±50mil，甚至±10mil。 本来我们的layout工程师也是在这样一条路上稳步前进。但是最近有个DDR4的项目，绕好了
2021-03-26 11:57
