本文，主要描述了，如何使用Altium Desginer 导出Cadence可以使用的网表
2019-10-13 09:15
cadence allegro钻孔图表补充说明 如果在处理钻孔图表的时候，发现没有对不同孔径的钻孔进行标示，可以参考 文章进行调整，也可以利用如下方法， 按照下图设置，就是自动生成钻孔标示
2018-04-14 07:03
更换仪器本身自带的国标电源线后，示波器上的干扰信号消失，可以正常进行信号测试。经询问，用户的徳标电源线是随同一台购买的德国设备进口的，由于没有注意到电源线间的差异，所以也没有配备专门的转换插头。
2018-04-29 16:03
看下图，我在设置top布线层的时候，选择了boundary这个选项中的top，结果就会在电路版中，显示删除孤岛的边界，然后再gerber设置里面，match display，就把boundary/top添加到了top布线层，这样在生成光绘文件，就产生了上面的错误。
2018-04-24 10:45
Cadence 是一个大型的EDA 软件，它几乎可以完成电子设计的方方面面，包括ASIC 设计、FPGA 设计和PCB 板设计。Cadence 在仿真、电路图设计、自动布局布线、版图设计及验证等方面
2018-02-07 17:11
本文为大家带来cadence allegro pcb layout详细教程 。
2018-02-07 11:17
和PCB封装库连接起来，这样才能使原理图封装与PCB封装一一对应起来，保证在导网表时不出现错误。下面笔主就以cadence 16.6为例，详细介绍一下连接到数据库的步骤。
2023-03-27 17:24
在使用cadence进行电子电路原理图设计时，突然发现一个问题，那就是cadence添加和导出原理图封装库的方式与altium designer还完全不一致。
2023-03-26 17:44
CRC码存储或传送后，在接收方进行校验过程，以判断数据是否有错，若有错则进行纠错。一个CRC码一定能被生成多项式整除，所以在接收方对码字用同样的生成多项式相除，如果余数为0，则码字没有错误；
2023-04-11 09:28
由于skill 语言提供编程接口甚至与C 语言的接口，所以可以以Cadence 为平台进行扩展用户，还可以开发自己的基于Cadence 的工具。实际上整个Cadence 软件可以理解为一个搭建在skill语言平台上的
2018-02-07 10:42
