Allegro（AiDT）自动等长介绍
2022-12-30 09:19 华秋可制造性分析软件 企业号
有了单线的自动等长，那就肯定不会放过板上随处可见的差分了，看大招——Auto-interactive Phase Tune。现在板子的速率越来越高，板上的差分线也就跟着越来越多，对内等长的工作量自然就加大了。但是自从
2018-10-19 15:33
最近在学习cadence，练习PCB时，发现等长条件不满足时，也没出现DRC报错，刚开始会出现ED错误的！求高手指教
2016-01-09 20:44
本文讲述了使用Altium designer设计SOC和DDR等高速PCB时候，如何设计信号线等长。DDR信号线分成两大部分。一是数据线部分，二是地址线、控制信号线部分。本文着重详细
2025-07-28 16:33
本文紧接着前一个文档《AD设计DDR3时等长设计技巧-数据线等长 》。本文着重讲解DDR地址线、控制信号线等长设计，因为地址线、控制信号线有分支，SOC有可能带有2片DDR或者更多，我们叫做T型分支
2025-07-29 16:14
1.将需要做等长的线组成一个类：在Design-Classes中，右键Net Classes弹出菜单中，选择Add Class，为新New Class命名（Rename Class），加入需要
2018-05-22 10:45
鸡舍自动补光灯电路图
2009-06-12 10:49
歌舞厅自动补光灯电路图
2009-06-16 15:17
鸡舍自动补光器电路图
2009-04-13 09:17
