cadence新建工程后，新建原理图，出现了这种情况，有栅格的是原理图部分，栅格外有数字和乱码的字母，并且调整原理图大小右下方的标签会变的很大，没办法画图。但是别人拷过来的工程里新建原理图就没有这个情况。请问这个问题
2019-09-26 20:02
0.65mm的BGA，设置好栅格间距为0.325mm，8/16的过孔放置不到栅格上去，是怎么回事？
2019-04-19 07:35
什么是栅格地图呢？基于matlab的栅格地图该怎样去构建呢？
2021-11-19 08:06
在allegero grid里面设置好大小栅格，但是只能显示大栅格，没有5等分
2019-07-18 04:52
allegro怎么设置自动显示栅格点 着急啊每次建立一个封装，都要重新设置一遍显示栅格点显示，好麻烦，怎么默认能显示栅格点呢
2019-01-23 23:52
本帖最后由 xx0203 于 2017-10-2 10:44 编辑 各位前辈大家好问大家一个问题 我在做PCB库时候设置了栅格大小，但是栅格没有变化还是原来的大小我要怎么改个就是方块大小没变
2017-10-02 10:42
在用AD16软件进行PCB Layout时，突然发现栅格不见了，选择切换可见的栅格类也无法显示。不仅没有栅格，连格点都没有，求教各位大神怎么解呀！
2020-10-13 14:39
1.cadence怎么查看铜皮类型？2.我设置好了单个焊盘与铜皮的连接方式之后焊盘与铜皮的连接并没有更新，更改了铜皮类型之后焊盘与铜皮的连接更新了，是不是因为铜皮是静态的原因？4.有没有什么好的方法可以不更改铜皮类型
2019-09-25 04:45
是网上下载，部分是下载通过Solidworks更改；最后导出stp或step格式给Cadence加载，单独用Solidworks打开，3D模型都是好的；绘制完PCB，然后用3D视图查看，3D模型都是
2022-05-26 16:58
本文重点研究了Voronoi图的栅格生成方法，首先比较了常见的栅格方法生成Voronoi图的优缺点，然后结合CUDA的出现，提出一种基于GPU的Voronoi图并行栅格生成算法。
2021-06-01 06:44
