• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
  • 全部板块
    • 全部板块
大家还在搜
  • cadence 16.6切换单位后报错

    各位大神,本人是个新手,在使用cadence 16.6画好图后,把单位从mil切换到millimeter,原来线与线间距DRC没有报错的,切换之后就报错了,这是怎么回事啊,再切换回去也还是报错。该怎么解决呢?

    2017-07-17 09:47

  • DRC检测时报错:Check Bus width mismatch

    1)原理图中没有使用总线,但是在DRC检测时总会出现Checking Misleading Tap connectionERROR(ORCAP-2207): Check Bus width

    2016-08-19 17:15

  • command not found是说明环境变量路径不对吗?

    请问cadence ic安装完了以后,启动icfb&时候提示:command not found是说明环境变量路径不对么?请问启动了cadence以后我想验证drc或者lvs,没有calibre选项,在ver

    2021-06-22 06:02

  • allegro不同封装place_bound_top重叠不报DRC错误

    如题:allegro相同封装place_bound_top重叠会报DRC错误,但是不同封装不报DRC错误,是什么原因?请教大佬们不吝赐教!

    2019-09-24 16:28

  • DDR布线等长问题

    最近在学习cadence,练习PCB时,发现等长条件不满足时,也没出现DRC报错,刚开始会出现ED错误的!求高手指教

    2016-01-09 20:44

  • 关于PADS DRC的问题

    PADS VX2.3 区域DRC大家是怎么检查的,因为软件好像只能按照设定值最大的来检查,这样就导致在检查BGA等会出现非常规设置,这样就会有很多DRC,我想问一下大家都是如何解决这个问题的?

    2023-01-17 11:14

  • CADENCE

    Checking Misleading Tap connectionERROR [DRC0039]Tap may not be connected with the bus Check Entire

    2016-03-30 19:23

  • Check Bus width mismatch

    cadence画原理图进行drc检查的时候出去这个error,Check Bus width mismatch,我已经把总线都删了,还出现这个问题,求问怎么办?

    2016-04-24 12:35

  • DRC

    DRC中都是啥意思,麻烦解析一下

    2013-02-02 17:42

  • AD6.9的DRC模板文件丢失了,请哪位朋友发一下你的report_drc.xsl和report_html_drc.xsl

    AD6.9的DRC模板文件丢失了,不想再重新安装了,请哪位朋友发一下你的report_drc.xsl和report_html_drc.xsl两个文件,路径是你安装目录下的Templates。邮箱:tiank678@1

    2019-04-18 11:43